本技術(shù)涉及計(jì)算機(jī)，特別是涉及一種處理器、單板、設(shè)備和獲得信息的方法。

背景技術(shù)：

1、處理器作為各種設(shè)備的核心部件，處理器的好壞關(guān)系著設(shè)備的性能。處理器由于各種軟硬件異常導(dǎo)致掛死，會(huì)影響處理器所在系統(tǒng)的運(yùn)行。如果能夠在處理器掛死后獲得處理器掛死時(shí)的關(guān)鍵信息，對(duì)該關(guān)鍵信息的分析以確定處理器掛死的原因，在處理器后續(xù)工作過程中，就能夠避免處理器基于相同的原因反復(fù)掛死，提高處理器的性能。所以，如何簡(jiǎn)單和安全的在處理器掛死后獲得處理器掛死時(shí)的關(guān)鍵信息，是目前亟待提供解決方案的技術(shù)問題。

技術(shù)實(shí)現(xiàn)思路

1、基于此，本技術(shù)提供了一種處理器、單板、設(shè)備和獲得信息的方法，在處理器掛死后能夠簡(jiǎn)單和方便的獲得掛死時(shí)該處理器的關(guān)鍵信息，為分析處理器掛死原因提供了依據(jù)。

2、第一方面，本技術(shù)提供了一種處理器，該處理器可以包括監(jiān)控模塊和診斷總線。其中，監(jiān)控模塊，用于在確定所述處理器掛死時(shí)，通過所述診斷總線獲得所述處理器的現(xiàn)場(chǎng)信息，所述現(xiàn)場(chǎng)信息用于確定所述處理器掛死的原因，所述處理器掛死為所述處理器停止運(yùn)行的狀態(tài)。這樣，通過在處理器內(nèi)部部署監(jiān)控模塊以及診斷總線，在處理器掛死時(shí)，無(wú)需借助處理器外接的其他設(shè)備，處理器自己就可以獲得處理器掛死時(shí)的現(xiàn)場(chǎng)信息，使得處理器掛死時(shí)更簡(jiǎn)單和安全的獲得現(xiàn)場(chǎng)信息成為可能。

3、在一種可能的實(shí)現(xiàn)方式中，監(jiān)控模塊，還用于將所述現(xiàn)場(chǎng)信息保存到與所述處理器連接的存儲(chǔ)器。這樣，如果需要分析此次處理器掛死的原因，即可從存儲(chǔ)器中讀取此次處理器掛死時(shí)的現(xiàn)場(chǎng)信息，為分析此次處理器掛死的原因提供了依據(jù)。

4、在一種可能的實(shí)現(xiàn)方式中，監(jiān)控模塊，具體用于在預(yù)設(shè)時(shí)長(zhǎng)未接收到所述處理器核的消息時(shí)，確定所述處理器掛死。這樣，在監(jiān)控模塊與處理器核進(jìn)行正常監(jiān)控消息的交互過程中，即可感知到處理器的運(yùn)行狀態(tài)，使得在處理器掛死時(shí)獲得現(xiàn)場(chǎng)信息成為可能。

5、在一種可能的實(shí)現(xiàn)方式中，處理器還包括處理器核，處理器核，用于在確定所述處理器掛死時(shí)，通過所述診斷總線向所述監(jiān)控模塊發(fā)送異常指示；監(jiān)控模塊，具體用于基于所述異常指示，確定所述處理器掛死。這樣，在處理器核確定處理器掛死時(shí)，認(rèn)為自己無(wú)法收集“臨終遺言”，告知監(jiān)控模塊處理器掛死，觸發(fā)監(jiān)控模塊執(zhí)行在處理器掛死時(shí)獲得現(xiàn)場(chǎng)信息的動(dòng)作。例如，處理器核可以具有帶外接口，例如，處理器核未掛死時(shí)，該帶外接口為低電平，當(dāng)處理器核掛死時(shí)，該帶外接口可以通過診斷總線向監(jiān)控模塊發(fā)送高電平，該高電平可以理解為上述異常指示；又例如，處理器核未掛死時(shí)，該帶外接口為高電平，當(dāng)處理器核掛死時(shí)，該帶外接口可以通過診斷總線向監(jiān)控模塊發(fā)送低電平，該低電平可以理解為上述異常指示。

6、作為一個(gè)示例，所述現(xiàn)場(chǎng)信息可以包括處理器核和其他模塊，現(xiàn)場(chǎng)信息可以包括處理器的相關(guān)信息以及其他模塊的相關(guān)信息，所述其他模塊包括下述模塊中的至少一個(gè)：電源處理單元(power?processor?element，ppe)、網(wǎng)絡(luò)處理器(network?processor，np)或雙倍數(shù)據(jù)速率控制器(double?data?rate?controller，ddrc)。

7、作為一個(gè)示例，所述處理器可以為下述類型中的任意一種：(central?processingunit，cpu)或圖形處理單元(graphics?processing?unit，gpu)。

8、作為一個(gè)示例，所述診斷總線可以為下述總線中的任意一種：數(shù)據(jù)聯(lián)合測(cè)試行動(dòng)小組(data?joint?test?action?group，djtag)總線、聯(lián)合測(cè)試行動(dòng)小組(joint?testaction?group，jtag)總線或帶外總線。

9、作為一個(gè)示例，監(jiān)控模塊例如可以是內(nèi)部監(jiān)視單元(internal?monitor?unit，imu)。

10、第二方面，本技術(shù)還提供了一種單板，該單板至少可以包括第一存儲(chǔ)器和上述第一方面提供的處理器，其中，第一存儲(chǔ)器，用于保存所述現(xiàn)場(chǎng)信息。

11、在一種可能的實(shí)現(xiàn)方式中，該單板可以為主控板。作為一個(gè)示例，所述第一存儲(chǔ)器為所述主控板中的掉電非易失存儲(chǔ)單元，用于保存監(jiān)控模塊所獲取的所述現(xiàn)場(chǎng)信息。作為另一個(gè)示例，所述第一存儲(chǔ)器為所述單板中的掉電易失存儲(chǔ)單元，所述單板還可以包括第二存儲(chǔ)器，所述第二存儲(chǔ)器為掉電非易失存儲(chǔ)單元，那么，所述第一存儲(chǔ)器，還用于將所述現(xiàn)場(chǎng)信息保存至所述第二存儲(chǔ)器；這樣，所述第二存儲(chǔ)器，用于保存所述現(xiàn)場(chǎng)信息。

12、其中，掉電易失存儲(chǔ)單元相比掉電非易失存儲(chǔ)單元，存儲(chǔ)速度更快，所以，處理器可以先將現(xiàn)場(chǎng)信息存儲(chǔ)至掉電易失存儲(chǔ)單元，在空閑時(shí)再將現(xiàn)場(chǎng)信息從掉電易失存儲(chǔ)單元轉(zhuǎn)存到掉電非易失存儲(chǔ)單元。此外，單板還可以包括掉電非易失存儲(chǔ)單元，那么，存儲(chǔ)器可以將現(xiàn)場(chǎng)信息保存在掉電易失存儲(chǔ)單元中，待需要時(shí)從掉電易失存儲(chǔ)單元讀取，或者，在空閑時(shí)將現(xiàn)場(chǎng)信息從單板的掉電易失存儲(chǔ)單元轉(zhuǎn)存到單板外接的掉電非易失存儲(chǔ)單元。

13、在另一種可能的實(shí)現(xiàn)方式中，該單板可以為業(yè)務(wù)板或網(wǎng)板。作為一個(gè)示例，所述第一存儲(chǔ)器為所述單板所在的設(shè)備上主控板所包括的掉電非易失存儲(chǔ)單元，用于保存監(jiān)控模塊所獲取的所述現(xiàn)場(chǎng)信息。作為另一個(gè)示例，所述第一存儲(chǔ)器為所述單板中的掉電易失存儲(chǔ)單元，所述單板所在的設(shè)備還包括主控板，所述主控板包括第二存儲(chǔ)器，所述第二存儲(chǔ)器為掉電非易失存儲(chǔ)單元，所述第一存儲(chǔ)器，還用于將所述現(xiàn)場(chǎng)信息通過所述主控板保存至所述第二存儲(chǔ)器；所述第二存儲(chǔ)器，用于保存所述現(xiàn)場(chǎng)信息。

14、第三方面，本技術(shù)還提供了一種設(shè)備，該設(shè)備可以包括上述第二方面所提供的單板。

15、第四方面，本技術(shù)還提供了一種獲得信息的方法，該方法例如可以包括：在處理器的監(jiān)控模塊確定所述處理器掛死時(shí)，所述監(jiān)控模塊通過診斷總線獲得所述處理器的現(xiàn)場(chǎng)信息，所述現(xiàn)場(chǎng)信息用于確定所述處理器掛死的原因，所述處理器掛死為所述處理器停止運(yùn)行的狀態(tài)，所述監(jiān)控模塊為所述處理器中通過所述診斷總線對(duì)所述處理器進(jìn)行監(jiān)視的模塊?？梢?，在本技術(shù)提供了包括監(jiān)控模塊和診斷總線的處理器的條件下，通過該方法，處理器的監(jiān)控模塊不僅感知到處理器掛死，且能夠在感知到處理器掛死的情況下通過診斷總線獲得處理器的現(xiàn)場(chǎng)信息，無(wú)需借助處理器外接的其他設(shè)備即可記錄處理器掛死時(shí)的“臨終遺言”，處理器能夠更簡(jiǎn)單和安全的獲得現(xiàn)場(chǎng)信息，使得方便和安全的分析處理器掛死的原因成為了可能。

16、在一種可能的實(shí)現(xiàn)方式中，所述監(jiān)控模塊確定所述處理器掛死，包括：所述監(jiān)控模塊預(yù)設(shè)時(shí)長(zhǎng)未接收到所述處理器核的消息；或者，所述監(jiān)控模塊接收所述處理器核通過所述診斷總線發(fā)送的異常指示，所述異常指示為所述處理器核在確定所述處理器掛死時(shí)生成的。

17、在一種可能的實(shí)現(xiàn)方式中，所述監(jiān)控模塊將所述現(xiàn)場(chǎng)信息保存到與所述處理器連接的第一存儲(chǔ)器時(shí)，所述第一存儲(chǔ)器的收集成功標(biāo)志位置位，且所述處理器重啟。

18、在一種可能的實(shí)現(xiàn)方式中，所述第一存儲(chǔ)器為所述處理器連接的掉電易失存儲(chǔ)單元，所述處理器還連接第二存儲(chǔ)器，所述第二存儲(chǔ)器為掉電非易失存儲(chǔ)單元，所述方法還包括：所述處理器重啟后，所述處理器確定所述收集成功標(biāo)志位置位，則將所述現(xiàn)場(chǎng)信息轉(zhuǎn)存到所述第二存儲(chǔ)器，將所述現(xiàn)場(chǎng)信息從所述第一存儲(chǔ)器中刪除。

19、在一種可能的實(shí)現(xiàn)方式中，所述方法還包括：所述處理器重啟后，所述處理器獲得調(diào)用棧的棧頂?shù)刂沸畔?，所述調(diào)用棧的棧頂?shù)刂沸畔⒈挥糜诮Y(jié)合所述現(xiàn)場(chǎng)信息確定所述調(diào)用棧的完整信息，所述調(diào)用棧的完整信息用于指示所述處理器核的函數(shù)調(diào)用關(guān)系。

20、在一種可能的實(shí)現(xiàn)方式中，所述現(xiàn)場(chǎng)信息包括異常棧信息和寄存器狀態(tài)信息，所述異常棧信息被用于確定調(diào)用棧的完整信息，所述調(diào)用棧的完整信息用于指示所述處理器核的函數(shù)調(diào)用關(guān)系，所述寄存器狀態(tài)信息被用于結(jié)合所述調(diào)用棧的完整信息確定所述處理器掛死的原因。

21、第五方面，本技術(shù)提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有指令，當(dāng)其在處理器上運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述第四方面的方法的操作步驟。

22、第六方面，本技術(shù)提供了一種包含指令的計(jì)算機(jī)程序產(chǎn)品，當(dāng)其在處理器上運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述第四方面的方法的操作步驟。

23、本技術(shù)在上述各方面提供的實(shí)現(xiàn)方式的基礎(chǔ)上，還可以進(jìn)行進(jìn)一步組合以提供更多實(shí)現(xiàn)方式。