本公開涉及支持小于512比特的操作對(duì)象的處理。
背景技術(shù):
1、處理器支持許多不同大小的向量指令。例如,20世紀(jì)90年代末的一些處理器支持64比特緊縮數(shù)據(jù)(單指令、多數(shù)據(jù)(single?instruction,multiple?data,simd)或向量)寄存器。后來的處理器支持128比特、256比特等等向量指令,并且一些處理器支持謂詞/寫入掩蔽。
技術(shù)實(shí)現(xiàn)思路
1、本公開的一個(gè)方面提供了一種裝置,包括:解碼器電路,用于對(duì)單個(gè)指令的實(shí)例進(jìn)行解碼,單個(gè)指令的實(shí)例至少包括用于前綴、操作碼和尋址信息的字段,其中,前綴和尋址信息被解碼器電路用于確定對(duì)于單個(gè)指令的實(shí)例的一個(gè)或多個(gè)操作對(duì)象的特定向量長(zhǎng)度的支持,并且操作碼指示出要對(duì)一個(gè)或多個(gè)操作對(duì)象執(zhí)行的一個(gè)或多個(gè)操作;以及執(zhí)行電路,用于根據(jù)操作碼執(zhí)行經(jīng)解碼的單個(gè)指令的實(shí)例以對(duì)具有所確定的向量長(zhǎng)度的一個(gè)或多個(gè)操作對(duì)象執(zhí)行一個(gè)或多個(gè)操作。
2、本公開的另一方面提供了一種系統(tǒng),包括:存儲(chǔ)器,用于至少存儲(chǔ)單個(gè)指令的實(shí)例;以及處理器核心,該處理器核心包括:解碼器電路,用于對(duì)單個(gè)指令的實(shí)例進(jìn)行解碼,單個(gè)指令的實(shí)例至少包括用于前綴、操作碼和尋址信息的字段,其中,前綴和尋址信息被解碼器電路用于確定對(duì)于單個(gè)指令的實(shí)例的一個(gè)或多個(gè)操作對(duì)象的特定向量長(zhǎng)度的支持,并且操作碼指示出要對(duì)一個(gè)或多個(gè)操作對(duì)象執(zhí)行的一個(gè)或多個(gè)操作,以及執(zhí)行電路,用于根據(jù)操作碼執(zhí)行經(jīng)解碼的單個(gè)指令的實(shí)例以對(duì)具有所確定的向量長(zhǎng)度的一個(gè)或多個(gè)操作對(duì)象執(zhí)行一個(gè)或多個(gè)操作。
3、本公開的又一方面提供了一種方法,包括:對(duì)單個(gè)指令的實(shí)例進(jìn)行解碼,單個(gè)指令的實(shí)例至少包括用于前綴、操作碼和尋址信息的字段,其中,前綴和尋址信息被解碼器電路用于確定對(duì)于單個(gè)指令的實(shí)例的一個(gè)或多個(gè)操作對(duì)象的特定向量長(zhǎng)度的支持,并且操作碼指示出要對(duì)一個(gè)或多個(gè)操作對(duì)象執(zhí)行的一個(gè)或多個(gè)操作;并且根據(jù)操作碼執(zhí)行經(jīng)解碼的單個(gè)指令的實(shí)例以對(duì)具有所確定的向量長(zhǎng)度的一個(gè)或多個(gè)操作對(duì)象執(zhí)行一個(gè)或多個(gè)操作。
1.一種裝置,包括:
2.如權(quán)利要求1所述的裝置,其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例的向量長(zhǎng)度由所述前綴的比特21-22確定。
3.如權(quán)利要求1所述的裝置,其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有512比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
4.如權(quán)利要求1所述的裝置,其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有256比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
5.如權(quán)利要求1所述的裝置,其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有128比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
6.如權(quán)利要求1-5中任一項(xiàng)所述的裝置,其中,所述前綴的兩個(gè)比特指定嵌入式舍入模式。
7.如權(quán)利要求6所述的裝置,其中,所指定的嵌入式舍入模式是以下之一:舍入到零,舍入到最近偶數(shù),向下舍入,或者向上舍入。
8.一種系統(tǒng),包括:
9.如權(quán)利要求8所述的系統(tǒng),其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例的向量長(zhǎng)度由所述前綴的比特21-22確定。
10.如權(quán)利要求8所述的系統(tǒng),其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有512比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
11.如權(quán)利要求8所述的系統(tǒng),其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有256比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
12.如權(quán)利要求8所述的系統(tǒng),其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有128比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
13.如權(quán)利要求8-12中任一項(xiàng)所述的系統(tǒng),其中,所述前綴的兩個(gè)比特指定嵌入式舍入模式。
14.如權(quán)利要求13所述的系統(tǒng),其中,所指定的嵌入式舍入模式是以下之一:舍入到零,舍入到最近偶數(shù),向下舍入,或者向上舍入。
15.一種方法,包括:
16.如權(quán)利要求15所述的方法,其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例的向量長(zhǎng)度由所述前綴的比特21-22確定。
17.如權(quán)利要求15所述的方法,其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為1,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有512比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
18.如權(quán)利要求15所述的方法,其中,當(dāng)所述前綴的比特位置20被設(shè)置為1,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有256比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
19.如權(quán)利要求15所述的方法,其中,當(dāng)所述前綴的比特位置20被設(shè)置為0,所述前綴的比特位置10被設(shè)置為0,并且所述尋址信息的比特位置7:6被設(shè)置為11時(shí),所述單個(gè)指令的實(shí)例具有128比特向量長(zhǎng)度,并且所述前綴的比特21-22為所述單個(gè)指令的實(shí)例指定舍入。
20.如權(quán)利要求15-19中任一項(xiàng)所述的方法,其中,所述前綴的兩個(gè)比特指定嵌入式舍入模式。