本技術(shù)屬于航電，尤其涉及一種支持主從模式的通用處理器接口測試設(shè)備。

背景技術(shù)：

1、隨著飛機平臺電路設(shè)備產(chǎn)量和復(fù)雜性的不斷上升。機載設(shè)備對地面測試準確性、全面性和測試效率的要求不斷提高。傳統(tǒng)的機載計算機/單板端口通信測試依據(jù)其每一個設(shè)備的特有端口通信時序開發(fā)單獨端口通信測試設(shè)備，該方法成本高，復(fù)用性差，且無法測試端口通信邊界時序參數(shù)。給機載設(shè)備地面測試帶來實際困難。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提出一種支持主從模式的通用處理器接口測試設(shè)備，以解決現(xiàn)有計算機/單板端口數(shù)據(jù)通信測試設(shè)備復(fù)用性差、測試單一的問題。

2、本發(fā)明采用如下技術(shù)方案予以實現(xiàn)。

3、本發(fā)明提供一種支持主從模式的通用處理器接口測試設(shè)備，所述測試設(shè)備包括：通用處理器接口測試集成電路模塊1、接口電路2和配置電源3，所述接口電路2包括上位機接口4和待測板接口5；

4、其中，所述通用處理器接口測試集成電路模塊1分別和上位機接口4和待測板接口5連接，且配置電源3為通用處理器接口測試集成電路模塊1、上位機接口4和待測板接口5提供電壓。

5、進一步的，所述通用處理器接口測試集成電路模塊1包含時序固定的上位機通信端口和時序參數(shù)可寄存器配置的待測板通信端口。

6、進一步的，所述上位機通信端口通過上位機接口4和通用處理器接口測試設(shè)備外部的上位機連接；待測板通信端口通過待測板接口5和通用處理器接口測試設(shè)備外部的待測板連接。

7、進一步的，所述通用處理器接口測試集成電路模塊1中上位機通信端口時序參數(shù)不可配置，外部上位機需要使用特定時序的并行通信協(xié)議與通用處理器接口測試集成電路模塊1通信。

8、進一步的，所述通用處理器接口測試集成電路模塊1中待測板通信端口存在兩種工作模式，分別對應(yīng)待測板工作在上位機模式和下位機模式，且兩種工作模式時序參數(shù)可配置。

9、進一步的，所述通用處理器接口測試集成電路模塊1為asic或fpga或cpld集成電路模塊。

10、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：該用處理器接口測試設(shè)備，可通過時序參數(shù)配置的方法實現(xiàn)不同時序要求的計算機/單板端口數(shù)據(jù)通信測試；可通過工作模式配置的方法實現(xiàn)不同工作狀態(tài)的計算機/單板端口數(shù)據(jù)通信測試，可解決現(xiàn)有計算機/單板端口數(shù)據(jù)通信測試設(shè)備復(fù)用性差、測試單一的問題。

技術(shù)特征：

1.一種支持主從模式的通用處理器接口測試設(shè)備，其特征在于，所述測試設(shè)備包括：通用處理器接口測試集成電路模塊(1)、接口電路(2)和配置電源(3)，所述接口電路(2)包括上位機接口(4)和待測板接口(5)；

2.根據(jù)權(quán)利要求1所述的一種支持主從模式的通用處理器接口測試設(shè)備，其特征在于，所述通用處理器接口測試集成電路模塊(1)中上位機通信端口時序參數(shù)不可配置，外部上位機需要使用特定時序的并行通信協(xié)議與通用處理器接口測試集成電路模塊(1)通信。

3.根據(jù)權(quán)利要求2所述的一種支持主從模式的通用處理器接口測試設(shè)備，其特征在于，所述通用處理器接口測試集成電路模塊(1)中待測板通信端口存在兩種工作模式，分別對應(yīng)待測板工作在上位機模式和下位機模式，且兩種工作模式時序參數(shù)可配置。

4.根據(jù)權(quán)利要求3所述的一種支持主從模式的通用處理器接口測試設(shè)備，其特征在于，所述通用處理器接口測試集成電路模塊(1)為asic或fpga或cpld集成電路模塊。

技術(shù)總結(jié)
本發(fā)明公開了一種支持主?從模式的通用處理器接口測試設(shè)備，包括：通用處理器接口測試設(shè)備、接口電路和配置電源，所述通用處理器接口測試設(shè)備為ASIC或FPGA或CPLD集成電路模塊，接口電路包括上位機接口和待測板接口；其中，所述通用處理器接口測試設(shè)備通過引腳或線纜連接至接口電路，配置電源通過引腳或線纜連接至通用處理器接口測試設(shè)備和接口電路。其中，上位機接連接至上位機終端，待測板接口連接至處理器、PCB單板或ASIC/FPGA集成電路。該電路通過上位機發(fā)送讀寫通信指令，實現(xiàn)通用處理器接口測試設(shè)備和處理器/單板的數(shù)據(jù)通信，從而完成處理器/單板數(shù)據(jù)通信接口功能測試。

技術(shù)研發(fā)人員：陳國強,譚特
受保護的技術(shù)使用者：中國航空工業(yè)集團公司西安飛行自動控制研究所
技術(shù)研發(fā)日：20231215
技術(shù)公布日：2024/12/30