本申請涉及集成電路設計領域,特別的涉及一種基于i2c總線的電路。
背景技術:
1、i2c(inter-integrated?circuit,集成電路總線)是一種適用于短距離數(shù)據(jù)傳輸?shù)拇型ㄐ艆f(xié)議。i2c通信中通常使用多主從架構(gòu),包括一個主設備和至少一個從設備。主設備多為mcu,從設備多為受控芯片。從設備的主要功能由受控芯片上的數(shù)據(jù)模塊實現(xiàn)。按照i2c通信協(xié)議中主從設備的電平情況,i2c總線上的工作電壓可以分為5v,3.3v以及1.8v。依據(jù)不同的工作電壓和系統(tǒng)需求,選取主從設備進行對接。
2、通常情況下,i2c總線的主從設備之間電平相匹配時,主設備與從設備直接對接。在某些工程應用中,基于常規(guī)架構(gòu)設計的i2c總線驅(qū)動電路,從設備受控芯片受工藝所限只能選擇3.3v的mosfet晶體管作為接口器件而主設備輸出高電平為5v。這導致i2c總線的主從設備之間電平不匹配,從設備接口電路中3.3v的接口器件直接面對5v的電壓,導致這些接口器件由于過壓而被擊穿,進而影響整個芯片的功能。為滿足i2c通信嚴格的時序以及電平匹配要求,常規(guī)解決方法是使用專用電平轉(zhuǎn)換芯片對i2c總線上的主從設備進行電平轉(zhuǎn)換,以保證數(shù)據(jù)傳輸?shù)恼_性,這不僅增加了系統(tǒng)總成本而且增加了系統(tǒng)的復雜度。
技術實現(xiàn)思路
1、針對現(xiàn)有技術中存在的技術問題,本申請?zhí)峁┝艘环N基于i2c總線的電路,其特征在于,包括第一接口模塊,配置為通過i2c總線接收來自于外部設備的第一數(shù)據(jù),以及第一電源,并配置為將具有第一電壓水平的所述第一數(shù)據(jù)和所述第一電源降低為具有第二電壓水平的第二數(shù)據(jù)和第二電源;或,配置為將具有第二電壓水平的第三數(shù)據(jù)提高為具有第一電壓水平的第四數(shù)據(jù),并向外部設備輸出;第二接口模塊,配置為通過i2c總線從主設備接收第一時鐘信號,以及所述第一電源,并配置為將具有第一電壓水平的所述第一時鐘信號和所述第一電源降低為具有第二電壓水平的第二時鐘信號和第二電源;以及數(shù)據(jù)模塊,耦合到所述第一接口模塊和所述第二接口模塊,配置為基于所述第二數(shù)據(jù)、所述第二時鐘信號或其變形工作。
2、特別的,所述第一接口模塊包括第一觸發(fā)器(214),耦合到所述第一觸發(fā)器(214)的電平轉(zhuǎn)換器(216);以及第一晶體管(213),所述第一晶體管(213)的第一極耦合到所述第一觸發(fā)器(214),其控制極耦合到所述電平轉(zhuǎn)換器(216),其第二極接地;耦合在所述第一觸發(fā)器(214)和第一晶體管(213)的第一極之間的第一降壓單元,配置為接收來自于所述外部設備的第一數(shù)據(jù)并且向所述第一觸發(fā)器(214)提供第二數(shù)據(jù),或,將第一晶體管(213)輸出的第三數(shù)據(jù)提高為第四數(shù)據(jù)并輸出至外部設備;以及耦合到所述第一觸發(fā)器(214)和所述電平轉(zhuǎn)換器(216)的第二降壓單元,配置為接收所述第一電源并向所述第一觸發(fā)器(214)和所述電平轉(zhuǎn)換器(216)提供第二電源;其中,所述第一電壓水平高于第二電壓水平。
3、特別的,其中所述第一降壓單元包括第二晶體管(2111),所述第二晶體管(2111)的第一極配置為接收所述第一數(shù)據(jù),所述第二晶體管(2111)的控制極配置為接收控制電壓,其第二極耦合到所述第一晶體管(213)的第一極。
4、特別的,所述第一降壓單元還包括耦合在所述第二晶體管(2111)的第二極與地之間的第一電流源(2112)。
5、特別的,其中所述第二降壓單元包括第三晶體管(2121),所述第三晶體管(2121)的控制極配置為接收控制電壓,所述第三晶體管(2121)的第一極配置為接收第一電源,所述第三晶體管(2121)的第二極耦合到所述電平轉(zhuǎn)換器(216)并向其提供所述第二電源。
6、特別的,其中所述第二降壓單元還包括耦合在所述第三晶體管(2121)的第二極與地之間的第二電流源(2122)。
7、特別的,所述第二接口模塊包括第二觸發(fā)器(324),以及耦合到所述第二觸發(fā)器(324)的第三降壓單元,配置為接收所述第一電源并向所述第二觸發(fā)器(324)提供所述第二電源;以及耦合到所述第二觸發(fā)器(324)的第四降壓單元,配置為接收來自于所述外部設備的第一時鐘信號并且向所述第二觸發(fā)器(324)提供所述第二時鐘信號。
8、特別的,其中所述第三降壓單元包括第四晶體管(3211),所述第四晶體管(3211)的第一極配置為接收第一電源,所述第四晶體管(3211)的控制極配置為接收所述控制電壓,所述第四晶體管(3211)的第二極耦合到所述第二觸發(fā)器(324)并向其提供第二電源。
9、特別的,其中所述第三降壓單元還包括耦合在第四晶體管(3211)的第二極與地之間的第三電流源(3212)。
10、特別的,其中所述第四降壓單元包括彼此串聯(lián)的第五晶體管(3221)和第四電流源(3222),所述第五晶體管(3221)的第一極配置為接收所述第一時鐘信號,所述第五晶體管(3221)的控制極配置為接收所述控制電壓,所述第五晶體管(3221)的第二極耦合到所述第四電流源(3222)與所述第二觸發(fā)器(324)之間并向所述第二觸發(fā)器(324)提供第二時鐘信號,所述第四電流源(3222)的第二端接地。
11、特別的,還包括電源模塊,其與所述第二晶體管(2111)和所述第三晶體管(2121)的控制極相耦合,以及,與第四晶體管(3211)和所述第五晶體管(3221)的控制極相耦合,配置為提供所述控制電壓。
1.一種基于i2c總線的電路,其特征在于,包括
2.根據(jù)權利要求1所述的電路,其特征在于,所述第一接口模塊包括第一觸發(fā)器(214),耦合到所述第一觸發(fā)器(214)的電平轉(zhuǎn)換器(216);以及
3.根據(jù)權利要求2所述的電路,其特征在于,其中所述第一降壓單元包括第二晶體管(2111),所述第二晶體管(2111)的第一極配置為接收所述第一數(shù)據(jù),所述第二晶體管(2111)的控制極配置為接收控制電壓,其第二極耦合到所述第一晶體管(213)的第一極。
4.根據(jù)權利要求3所述的電路,其特征在于,所述第一降壓單元還包括耦合在所述第二晶體管(2111)的第二極與地之間的第一電流源(2112)。
5.根據(jù)權利要求3所述的電路,其特征在于,其中所述第二降壓單元包括第三晶體管(2121),所述第三晶體管(2121)的控制極配置為接收控制電壓,所述第三晶體管(2121)的第一極配置為接收第一電源,所述第三晶體管(2121)的第二極耦合到所述電平轉(zhuǎn)換器(216)并向其提供所述第二電源。
6.根據(jù)權利要求5所述的電路,其特征在于,其中所述第二降壓單元還包括耦合在所述第三晶體管(2121)的第二極與地之間的第二電流源(2122)。
7.根據(jù)權利要求1所述的電路,其特征在于,所述第二接口模塊包括第二觸發(fā)器(324),以及
8.根據(jù)權利要求7所述的電路,其特征在于,其中所述第三降壓單元包括第四晶體管(3211),所述第四晶體管(3211)的第一極配置為接收第一電源,所述第四晶體管(3211)的控制極配置為接收控制電壓,所述第四晶體管(3211)的第二極耦合到所述第二觸發(fā)器(324)并向其提供第二電源。
9.根據(jù)權利要求7所述的電路,其特征在于,其中所述第三降壓單元還包括耦合在第四晶體管(3211)的第二極與地之間的第三電流源(3212)。
10.根據(jù)權利要求8所述的電路,其特征在于,其中所述第四降壓單元包括彼此串聯(lián)的第五晶體管(3221)和第四電流源(3222),所述第五晶體管(3221)的第一極配置為接收所述第一時鐘信號,所述第五晶體管(3221)的控制極配置為接收所述控制電壓,所述第五晶體管(3221)的第二極耦合到所述第四電流源(3222)與所述第二觸發(fā)器(324)之間并向所述第二觸發(fā)器(324)提供第二時鐘信號,所述第四電流源(3222)的第二端接地。
11.根據(jù)權利要求6所述的電路,其特征在于,還包括電源模塊,其與所述第二晶體管(2111)和所述第三晶體管(2121)的控制極相耦合,配置為提供所述控制電壓。
12.根據(jù)權利要求10所述的電路,其特征在于,還包括電源模塊,其與所述第四晶體管(3211)和所述第五晶體管(3221)的控制極相耦合,配置為提供所述控制電壓。
13.根據(jù)權利要求11所述的電路,其特征在于,