本技術(shù)涉及電路，具體涉及一種高速通信接口電路、高速swd通訊裝置。

背景技術(shù)：

1、swd(serial?wire?debug，串口調(diào)試)是一種低引腳數(shù)調(diào)試方式，其采用兩線制的調(diào)試方式，所以特別適合對(duì)引腳封裝要求比較高的芯片。

2、swd接口為兩根線，分別是：串行時(shí)鐘線swclk和串行數(shù)據(jù)線swdio，其中，swclk用于主機(jī)(調(diào)試器)向目標(biāo)芯片單向發(fā)送時(shí)鐘節(jié)拍，提供時(shí)鐘信號(hào)；swdio為雙向數(shù)據(jù)線，用于數(shù)據(jù)的讀出和寫入。

3、主機(jī)控制swdio時(shí)，主機(jī)在swclk下降沿輸出數(shù)據(jù)，從機(jī)在swclk上升沿讀取數(shù)據(jù)。從機(jī)控制swdio時(shí)，從機(jī)在swclk上升沿輸出數(shù)據(jù)，主機(jī)在swclk下降沿讀取數(shù)據(jù)。

4、swd數(shù)據(jù)線上的每個(gè)幀都是由以下的2個(gè)或3個(gè)階段組成：

5、1.請(qǐng)求：主機(jī)到從機(jī)

6、2.應(yīng)答：從機(jī)到主機(jī)

7、3.數(shù)據(jù)傳輸階段：讀數(shù)據(jù)時(shí)，數(shù)據(jù)由從機(jī)到主機(jī)；寫數(shù)據(jù)時(shí)，數(shù)據(jù)由主機(jī)到從機(jī)。此階段并不是每個(gè)操作請(qǐng)求時(shí)都有。

8、現(xiàn)有技術(shù)中，主機(jī)通常只使用gpio接口連接從機(jī)的swd接口，驅(qū)動(dòng)程序也采用普通gpio驅(qū)動(dòng)程序，通過(guò)主機(jī)的處理器調(diào)用gpio驅(qū)動(dòng)程序控制gpio接口電平實(shí)現(xiàn)swd通訊功能。因?yàn)間pio接口的驅(qū)動(dòng)本身不支持自動(dòng)控制批量數(shù)據(jù)的電平翻轉(zhuǎn)，因此相應(yīng)地，swd通訊的時(shí)候，主機(jī)的處理器需要一直循環(huán)執(zhí)行g(shù)pio接口驅(qū)動(dòng)程序，而這種由處理器主導(dǎo)的gpio接口電平翻轉(zhuǎn)的速度取決于處理器的性能和繁忙程度。通常來(lái)講這種由處理器主導(dǎo)的gpio接口高低電平翻轉(zhuǎn)的效率是低的，所以導(dǎo)致了主機(jī)與從機(jī)的swd通訊效率低，待下載大容量程序(如1mb)耗時(shí)久(如300秒)，影響開發(fā)體驗(yàn)。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型實(shí)施例提供一種高速通信接口電路、高速swd通訊裝置，可以提升主機(jī)與從機(jī)之間swd通訊的速度，從而提升芯片調(diào)試和燒錄效率。

2、一方面，本實(shí)用新型實(shí)施例提供一種高速通信接口電路，包括：設(shè)置在主機(jī)上的主機(jī)處理器，以及分別與所述主機(jī)處理器信號(hào)連接的gpio接口、第一spi接口、以及第二spi接口；

3、所述gpio接口、所述第一spi接口和所述第二spi接口分別通過(guò)隔離模塊與從機(jī)的swd接口連接并進(jìn)行數(shù)據(jù)傳輸；

4、所述gpio接口和所述第一spi接口配置為受控于所述主機(jī)處理器，向所述從機(jī)的swd接口發(fā)送數(shù)據(jù)；

5、所述gpio接口和所述第二spi接口配置為受控于所述主機(jī)處理器，從所述從機(jī)的swd接口接收數(shù)據(jù)。

6、可選地，所述主機(jī)與所述從機(jī)之間的連接線包括swd時(shí)鐘線和swd數(shù)據(jù)線；

7、所述swd時(shí)鐘線通過(guò)第一節(jié)點(diǎn)后分別與gpio接口的時(shí)鐘線、第一spi接口的時(shí)鐘線和第二spi接口的時(shí)鐘線連接；

8、所述swd數(shù)據(jù)線通過(guò)第二節(jié)點(diǎn)后分別與gpio接口的數(shù)據(jù)線、第一spi接口的數(shù)據(jù)線和第二spi接口的數(shù)據(jù)線連接。

9、可選地，所述swd時(shí)鐘線采用隔離方式分別與gpio接口的時(shí)鐘線、第一spi接口的時(shí)鐘線和第二spi接口的時(shí)鐘線連接包括：

10、所述gpio接口的時(shí)鐘線、所述第一spi接口的時(shí)鐘線、以及所述第二spi接口的時(shí)鐘線各自通過(guò)隔離模塊連接到所述第一節(jié)點(diǎn)，用于分時(shí)復(fù)用的方式向所述第一節(jié)點(diǎn)輸出時(shí)鐘信號(hào)。

11、可選地，所述gpio接口時(shí)鐘線用于在與其連接的隔離模塊被使能后，向所述第一節(jié)點(diǎn)輸出控制時(shí)鐘信號(hào)；

12、所述第一spi接口的時(shí)鐘線用于在與其連接的隔離模塊被使能后，向所述第一節(jié)點(diǎn)輸出寫時(shí)鐘信號(hào)；

13、所述第二spi接口的時(shí)鐘線用于在與其連接的隔離模塊被使能后，向所述第一節(jié)點(diǎn)輸出讀時(shí)鐘信號(hào)；

14、所述寫時(shí)鐘信號(hào)、所述讀時(shí)鐘信號(hào)、以及所述控制時(shí)鐘信號(hào)的頻率相同或不同。

15、可選地，所述swd數(shù)據(jù)線采用隔離方式分別與gpio接口的數(shù)據(jù)線、第一spi接口的數(shù)據(jù)線和第二spi接口的數(shù)據(jù)線連接包括：

16、所述gpio接口的數(shù)據(jù)線、所述第一spi接口的數(shù)據(jù)線、以及所述第二spi接口的數(shù)據(jù)線各自通過(guò)隔離模塊連接到第二節(jié)點(diǎn)。

17、可選地，所述gpio接口的數(shù)據(jù)線為輸入輸出模式，所述第一spi接口的數(shù)據(jù)線為單線輸出模式，所述第二spi接口的數(shù)據(jù)線為單線輸入模式；

18、所述gpio接口的數(shù)據(jù)線用于在與其連接的隔離模塊被使能后，向所述第二節(jié)點(diǎn)收發(fā)數(shù)據(jù)；

19、所述第一spi接口的數(shù)據(jù)線為所述第一spi接口的數(shù)據(jù)輸出端，用于在與其連接的隔離模塊被使能后，向所述第二節(jié)點(diǎn)發(fā)送數(shù)據(jù)；

20、所述第二spi接口的數(shù)據(jù)線為所述第二spi接口的數(shù)據(jù)輸入端，用于在與其連接的隔離模塊被使能后，從所述第二節(jié)點(diǎn)接收數(shù)據(jù)。

21、可選地，所述gpio接口和所述第一spi接口還配置為受控于所述主機(jī)處理器，向所述從機(jī)的swd接口發(fā)送請(qǐng)求包。

22、可選地，所述隔離模塊設(shè)置在所述gpio接口、所述第一spi接口和所述第二spi接口內(nèi)。

23、可選地，所述隔離模塊設(shè)置在所述gpio接口、所述第一spi接口和所述第二spi接口外；所述電路還包括：使能信號(hào)輸出接口；

24、所述主機(jī)處理器，還用于產(chǎn)生對(duì)應(yīng)各隔離模塊的使能信號(hào)，并通過(guò)所述使能信號(hào)輸出接口輸出至對(duì)應(yīng)的隔離模塊。

25、可選地，所述使能信號(hào)輸出接口為普通io接口。

26、另一方面，本實(shí)用新型實(shí)施例還提供一種高速swd通訊裝置，所述裝置包括：主機(jī)和從機(jī)，所述主機(jī)包括所述的高速通信接口電路。

27、可選地，所述主機(jī)還包括：存儲(chǔ)器，所述存儲(chǔ)器存儲(chǔ)有所述高速swd通訊裝置的驅(qū)動(dòng)程序、調(diào)試程序和/或待燒錄程序；

28、所述主機(jī)的主機(jī)處理器通過(guò)加載并運(yùn)行所述高速swd通訊裝置的驅(qū)動(dòng)程序、調(diào)試程序和/或待燒錄程序，實(shí)現(xiàn)對(duì)所述從機(jī)的調(diào)試和/或燒錄。

29、本實(shí)用新型實(shí)施例提供的高速通信接口電路、高速swd通訊裝置，采用gpio(general-purpose?input/output，通用型輸入/輸出)接口與從機(jī)swd接口連接收發(fā)不可批處理的信息，借助于spi(serial?peripheral?interface，串行外設(shè)接口)與從機(jī)swd接口連接收發(fā)可以批處理的信息，通過(guò)隔離模塊將gpio接口、第一spi接口和第二spi接口與目標(biāo)芯片的swd接口連接解決了各接口之間的串?dāng)_，再通過(guò)運(yùn)行專用高速swd通訊裝置的驅(qū)動(dòng)程序、使swd接口的通信速度得到了有效提升。本實(shí)用新型方案中，不僅結(jié)構(gòu)簡(jiǎn)單，降低了故障幾率，而且即使出現(xiàn)故障也很容易排查。另外，調(diào)試器和目標(biāo)芯片的通信操作簡(jiǎn)單，易于實(shí)現(xiàn)；代碼量少、功耗低。

技術(shù)特征：

1.一種高速通信接口電路，其特征在于，包括：設(shè)置在主機(jī)上的主機(jī)處理器，以及分別與所述主機(jī)處理器信號(hào)連接的gpio接口、第一spi接口、以及第二spi接口；

2.根據(jù)權(quán)利要求1所述的高速通信接口電路，其特征在于，所述主機(jī)與所述從機(jī)之間的連接線包括swd時(shí)鐘線和swd數(shù)據(jù)線；

3.根據(jù)權(quán)利要求2所述的高速通信接口電路，其特征在于，所述swd時(shí)鐘線采用隔離方式分別與gpio接口的時(shí)鐘線、第一spi接口的時(shí)鐘線和第二spi接口的時(shí)鐘線連接包括：

4.根據(jù)權(quán)利要求3所述的高速通信接口電路，其特征在于，

5.根據(jù)權(quán)利要求4所述的高速通信接口電路，其特征在于，所述swd數(shù)據(jù)線采用隔離方式分別與gpio接口的數(shù)據(jù)線、第一spi接口的數(shù)據(jù)線和第二spi接口的數(shù)據(jù)線連接包括：

6.根據(jù)權(quán)利要求5所述的高速通信接口電路，其特征在于，所述gpio接口的數(shù)據(jù)線為輸入輸出模式，所述第一spi接口的數(shù)據(jù)線為單線輸出模式，所述第二spi接口的數(shù)據(jù)線為單線輸入模式；

7.根據(jù)權(quán)利要求1所述的高速通信接口電路，其特征在于，所述gpio接口和所述第一spi接口還配置為受控于所述主機(jī)處理器，向所述從機(jī)的swd接口發(fā)送請(qǐng)求包。

8.根據(jù)權(quán)利要求1至7任一項(xiàng)所述的高速通信接口電路，其特征在于，所述隔離模塊設(shè)置在所述gpio接口、所述第一spi接口和所述第二spi接口內(nèi)。

9.根據(jù)權(quán)利要求1至7任一項(xiàng)所述的高速通信接口電路，其特征在于，所述隔離模塊設(shè)置在所述gpio接口、所述第一spi接口和所述第二spi接口外；所述電路還包括：使能信號(hào)輸出接口；

10.根據(jù)權(quán)利要求9所述的高速通信接口電路，其特征在于，所述使能信號(hào)輸出接口為普通io接口。

11.一種高速swd通訊裝置，其特征在于，所述裝置包括：主機(jī)和從機(jī)，所述主機(jī)包括如權(quán)利要求1至10任一項(xiàng)所述的高速通信接口電路。

12.根據(jù)權(quán)利要求11所述的高速swd通訊裝置，其特征在于，所述主機(jī)還包括：存儲(chǔ)器，所述存儲(chǔ)器存儲(chǔ)有所述高速swd通訊裝置的驅(qū)動(dòng)程序、調(diào)試程序和/或待燒錄程序；

技術(shù)總結(jié)
本技術(shù)公開了一種高速通信接口電路、高速SWD通訊裝置，該高速通信接口電路包括：設(shè)置在主機(jī)上的主機(jī)處理器，以及分別與所述主機(jī)處理器信號(hào)連接的GPIO接口、第一SPI接口、以及第二SPI接口；所述GPIO接口、所述第一SPI接口和所述第二SPI接口分別通過(guò)隔離模塊與從機(jī)的SWD接口連接并進(jìn)行數(shù)據(jù)傳輸；所述GPIO接口和所述第一SPI接口配置為受控于所述主機(jī)處理器，向所述從機(jī)的SWD接口發(fā)送數(shù)據(jù)；所述GPIO接口和所述第二SPI接口配置為受控于所述主機(jī)處理器，從所述從機(jī)的SWD接口接收數(shù)據(jù)。利用本技術(shù)方案，可以提升主機(jī)與從機(jī)的通訊速度，從而提升主機(jī)對(duì)從機(jī)的調(diào)試和燒錄效率。

技術(shù)研發(fā)人員：石揚(yáng),褚桂英,陳光勝
受保護(hù)的技術(shù)使用者：上海東軟載波微電子有限公司
技術(shù)研發(fā)日：20231218
技術(shù)公布日：2025/1/2