本發(fā)明涉及高速采樣，具體為一種多通道高速采樣數(shù)據(jù)存儲系統(tǒng)及控制方法。

背景技術(shù)：

1、變電站現(xiàn)場運行時會遇到各種各樣的電磁騷擾。隨著輸電電壓等級的提高，電磁騷擾問題會更加嚴重。以電子技術(shù)為基礎(chǔ)的智能電氣設(shè)備對電磁騷擾的敏感度越來越強。因此，如何在變電站有限的空間內(nèi)，保證智能電氣設(shè)備在復(fù)雜電磁環(huán)境中的可靠性，已成為電力工業(yè)界研究的重點。數(shù)據(jù)采集傳輸技術(shù)作為信息、測控科學領(lǐng)域的重要組成部分，在行業(yè)中起著至關(guān)重要的作用。

2、信號流盤和回放系統(tǒng)在電磁信號研究中作為新型儀器滿足了大多數(shù)領(lǐng)域?qū)τ跓o線通信分析、測試的需求，主要用于對無線通信信號測試、電磁環(huán)境監(jiān)測、下行信道監(jiān)測等。工程測試中，往往需要對測試信號進行實時采集、處理和存儲，并且要求在測試結(jié)束后可及時查看歷史數(shù)據(jù)。因此，如何快速、準確、可靠地存儲這些海量數(shù)據(jù)是當前的研究熱點。

3、fpga(field?programmable?gate?array)全稱為現(xiàn)場可編程門陣列。fpga憑借著高性能、高效率、低功耗的特點，逐漸成為數(shù)據(jù)采集系統(tǒng)的核心部分，可以對更多路數(shù)、更高速信號進行更快速和有效地處理。在高速大容量數(shù)據(jù)采集方面，國外有多家測試產(chǎn)品生產(chǎn)商，他們都相繼投入了信號流盤和回放產(chǎn)品方面的研究。對于高速數(shù)據(jù)傳輸與存儲技術(shù)方面ni、agilent等公司都很早地進行了高速串行傳輸技術(shù)研究，這些公司都對pxie總線有深入的研究，并且選用pxie用于實現(xiàn)板級通信，底層與上位機通信。

4、目前，多通道、高采樣率的數(shù)據(jù)采集卡市場上普遍存在，這類采集卡會瞬間產(chǎn)生大量的試驗數(shù)據(jù)，現(xiàn)階段數(shù)據(jù)的存儲介質(zhì)以sata接口硬盤為主，而sata接口的硬盤又受到系統(tǒng)總線帶寬的限制，如pci總線為133mb/s，pcie總線最高為4gb/s，pxie總線最高為6gb/s。因此，若要構(gòu)建一個具有可靠性、適應(yīng)性、靈活性和拓展性的多通道、高采樣率、數(shù)據(jù)實時存盤的系統(tǒng)，那么系統(tǒng)總線、數(shù)據(jù)傳輸方式、系統(tǒng)軟件架構(gòu)、硬件的技術(shù)指標則非常重要。

技術(shù)實現(xiàn)思路

1、鑒于上述現(xiàn)有存在的問題，提出了本發(fā)明。

2、因此，本發(fā)明提供了一種多通道高速采樣數(shù)據(jù)存儲系統(tǒng)及控制方法，目的在于能夠?qū)﹄姶膨}擾的八路模擬量信號進行快速接收和記錄存儲，以及監(jiān)視和接收pxie總線數(shù)字量，并且可以實現(xiàn)通過回收存儲器的方式，對存儲器中的數(shù)據(jù)進行完整回讀，從而能夠支持測試電子式互感器電磁騷擾在線監(jiān)測系統(tǒng)的數(shù)據(jù)保存、回放與統(tǒng)計功能。

3、為實現(xiàn)上述技術(shù)目的，本發(fā)明提供如下技術(shù)方案：

4、第一方面，本發(fā)明提供了一種多通道高速采樣數(shù)據(jù)存儲系統(tǒng)，包括：所述多通道高速采樣數(shù)據(jù)存儲系統(tǒng)包括磁盤陣列、上位機、內(nèi)存顆粒緩存模塊、pxie傳輸協(xié)議模塊、aurora傳輸協(xié)議模塊、內(nèi)存條緩存模塊、數(shù)據(jù)采集及信號處理模塊、a/d轉(zhuǎn)換模塊；

5、所述a/d轉(zhuǎn)換模塊、數(shù)據(jù)采集及信號處理模塊、aurora傳輸協(xié)議模塊、pxie傳輸協(xié)議模塊、上位機和磁盤陣列依次順序連接，所述pxie傳輸協(xié)議模塊還與所述內(nèi)存顆粒緩存模塊連接，所述數(shù)據(jù)采集及信號處理模塊通過所述內(nèi)存條緩存模塊與所述aurora傳輸協(xié)議模塊連接；

6、所述內(nèi)存顆粒緩存模塊、所述pxie傳輸協(xié)議模塊集成在第一fpga芯片內(nèi)，所述aurora傳輸協(xié)議模塊、所述內(nèi)存條緩存模塊、所述數(shù)據(jù)采集及信號處理模塊集成在第二fpga芯片之內(nèi)。

7、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲系統(tǒng)的一種優(yōu)選方案，其中：所述a/d轉(zhuǎn)換模塊由前端信號調(diào)理電路和a/d轉(zhuǎn)換器組成；

8、所述前端調(diào)理電路由高速運放器和模擬量驅(qū)動電路組成，模擬量經(jīng)由輸入阻抗大于預(yù)設(shè)阻抗閾值的高速運放器放大送入高速差分運放器為所述a/d轉(zhuǎn)換器提供差分輸入。

9、第二方面，本發(fā)明提供了一種多通道高速采樣數(shù)據(jù)存儲控制方法，包括：所述上位機通過所述pxie傳輸協(xié)議模塊以pio方式下發(fā)控制指令并以dma讀方式下發(fā)重配置數(shù)據(jù)，所述第一fpga芯片將接收到的重配置數(shù)據(jù)存入所述內(nèi)存顆粒緩存模塊中，并根據(jù)相應(yīng)指令將配置數(shù)據(jù)讀出，發(fā)起對所述第二fpga芯片的重配置；在所述第二fpga芯片的重配置完成之后，所述第一fpga芯片將控制命令、參數(shù)通過所述aurora傳輸協(xié)議模塊傳輸?shù)剿龅诙pga芯片，所述第二fpga芯片根據(jù)控制命令對所述a/d轉(zhuǎn)換模塊變換的數(shù)字中頻信號進行接收并根據(jù)所述上位機下發(fā)的控制指令，進行單點、實時、觸發(fā)三種模式下相應(yīng)的信號處理及邏輯控制。

10、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：包括：

11、在實時與觸發(fā)模式下，將信號處理之后的數(shù)據(jù)送入所述內(nèi)存條緩存模塊進行緩存，并將所述第二fpga芯片待發(fā)送數(shù)據(jù)通過所述aurora傳輸協(xié)議模塊傳輸?shù)剿龅谝籪pga芯片，所述第一fpga芯片接收到處理之后的數(shù)據(jù)，再由pxie總線以dma寫的方式向所述上位機發(fā)送處理之后的數(shù)據(jù)到上位機內(nèi)存，做實時顯示并根據(jù)用戶需求決定是否由所述上位機將內(nèi)存中的數(shù)據(jù)轉(zhuǎn)存到所述磁盤陣列之中；

12、射頻信號回放時，所述上位機將所述磁盤陣列中的數(shù)據(jù)讀出做實時顯示，或者下發(fā)到底層進行觸發(fā)判斷。

13、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：包括：

14、當所述上位機啟動數(shù)據(jù)采集后，fpga芯片通過spi總線對所述a/d轉(zhuǎn)換器進行初始化配置；

15、所述fpga芯片檢測內(nèi)部fifo存儲狀態(tài)是否滿，當fifo存儲達到滿狀態(tài)時，所述fpga芯片產(chǎn)生一個低電平的外部中斷請求信號，所述上位機響應(yīng)中斷后通過pxi總線讀取fifo中的數(shù)據(jù)；

16、所述fpga芯片檢測內(nèi)部fifo存儲狀態(tài)是否空，當所述fpga芯片收到fifo輸出空信號后，再次通過pxi總線向所述上位機產(chǎn)生中斷請求信號，響應(yīng)中斷后所述上位機查詢中斷源，檢測到fifo為空信號后，所述上位機停止通過總線讀取fifo數(shù)據(jù)，此時完成一次ad采集任務(wù)。

17、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：包括：

18、當完成一次ad采集任務(wù)后，所述上位機給所述fpga芯片寫入復(fù)位信號，使所述fpga芯片停止對所述a/d轉(zhuǎn)換器的配置，ad轉(zhuǎn)換過程終止，控制過程終止。

19、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：包括：

20、當所述上位機發(fā)起dma方式傳輸操作時，通過pio方式將dma初始化信息、控制和狀態(tài)信息發(fā)送到中頻單元終端，由終端設(shè)備的dma控制器接收數(shù)據(jù)包，將dma初始化信息、控制和狀態(tài)信息存儲到對應(yīng)地址的寄存器陣列空間，再通過寄存器陣列中寄存器值觸發(fā)dma傳輸開始；

21、dma控制邏輯根據(jù)所述寄存器陣列空間的參數(shù)值，進行數(shù)據(jù)負載或請求數(shù)據(jù)長度的分割組裝，最后計算源和目的物理地址，并進行逐次計算，解析源或目的事務(wù)id，為tlp包頭組裝提供所需的所有編碼值。

22、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：還包括：

23、當系統(tǒng)進行dma讀操作時，底層pxie終端發(fā)送模塊發(fā)送多次存儲器讀請求包，所述上位機將返回存儲器讀完成包，將完成包所帶數(shù)據(jù)接收完畢之后，整個dma讀操作完成。

24、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：還包括：

25、當系統(tǒng)進行dma寫操作時，終端通過發(fā)送模塊存儲器寫請求包，并在數(shù)據(jù)包頭的后面帶上相應(yīng)請求地址的負載數(shù)據(jù)，通過發(fā)送模塊發(fā)送到鏈路上，數(shù)據(jù)包發(fā)送完成后發(fā)起中斷，寫對應(yīng)中斷寄存器標志位，結(jié)束dma過程。

26、作為本發(fā)明所述的多通道高速采樣數(shù)據(jù)存儲控制方法的一種優(yōu)選方案，其中：還包括：

27、dma讀操作時讀出的數(shù)據(jù)送到異步fifo，dma寫操作時的數(shù)據(jù)源是另一個異步fifo，這兩個異步fifo通過接口模塊與aurora協(xié)議、存儲控制邏輯相連接。

28、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：本發(fā)明能夠?qū)﹄姶膨}擾的八路模擬量信號進行快速接收和記錄存儲，以及監(jiān)視和接收pxie總線數(shù)字量，并且可以實現(xiàn)通過回收存儲器的方式，對存儲器中的數(shù)據(jù)進行完整回讀，從而能夠支持測試電子式互感器電磁騷擾在線監(jiān)測系統(tǒng)的數(shù)據(jù)保存、回放與統(tǒng)計功能。