1.一種ai加速器芯片pe矩陣的內建自測試方法，其特征在于，所述方法包括以下步驟：
2.根據權利要求1所述的ai加速器芯片pe矩陣的內建自測試方法，其特征在于，所述掃描測試生成器的輸出端與位于pe矩陣第一行的所述可配置pe運算單元的輸入端連接，位于pe矩陣末行的所述可配置pe運算單元的輸出端與所述輸出響應比較器的輸入端連接，所述輸出響應比較器的輸出端與所述故障pe診斷器的輸入端連接。
3.根據權利要求1所述的ai加速器芯片pe矩陣的內建自測試方法，其特征在于，包括故障pe地址存儲器及測試修復控制器，所述測試激勵存儲器的輸出端與所述掃描測試生成器輸入端連接，所述掃描測試生成器的輸出端與所述可配置pe運算單元的輸入端連接；
4.根據權利要求3所述的ai加速器芯片pe矩陣的內建自測試方法，其特征在于，還包括二路選擇器，所述二路選擇器的數據輸入端與所述掃描測試生成器的輸出端連接，所述二路選擇器的控制輸入端與測試修復控制器的輸出端連接，所述二路選擇器的輸出端與pe矩陣第一列的可配置pe運算單元的數據輸入端連接。
5.根據權利要求1-4任一項所述的ai加速器芯片pe矩陣的內建自測試方法，其特征在于，所述可配置pe運算單元內包括pe權重寄存器、pe數據寄存器、置零寄存器、pe累加寄存器、pe乘法器、pe加法器及pe與門電路，所述pe乘法器的輸入端分別與pe權重寄存器的輸出端、pe數據寄存器的輸出端連接，所述pe與門電路的輸入端分別與pe數據寄存器的輸出端、pe乘法器的輸出端、置零寄存器的輸出端連接；所述pe與門電路的輸出端與所pe加法器的輸入端連接，所述pe加法器的輸出端與所述pe累加寄存器的輸入端連接。
6.一種ai加速器芯片pe矩陣的內建自修復方法，其特征在于，所述方法包括以下步驟：
7.根據權利要求6所述的ai加速器芯片pe矩陣的內建自修復方法，其特征在于，包括權重fifo存儲器、測試修復控制器、累加存儲器、激活數據總線分配器、權重數據總線分配器、rpe冗余運算單元行及rpe冗余運算單元列；
8.根據權利要求7所述的ai加速器芯片pe矩陣的內建自修復方法，其特征在于，還包括rpe運算結果掃描累加器，所述rpe運算結果掃描累加器的輸入端分別與rpe冗余運算單元列中rpe單元的數據輸出端、測試修復控制器的輸出端連接，所述rpe運算結果掃描累加器的輸出端與所述累加存儲器的輸入端連接。
9.根據權利要求8所述的ai加速器芯片pe矩陣的內建自修復方法，其特征在于，還包括加法器、二路選擇器與激活數據存儲器，所述加法器的輸入端分別與可配置pe運算單元的輸出端、rpe運算結果掃描累加器的輸出端連接，所述加法器的輸出端與所述累加存儲器的輸入端連接；
10.根據權利要求6-9任一項所述的ai加速器芯片pe矩陣的內建自修復方法，其特征在于，所述rpe冗余運算單元內包括rpe權重計數器、rpe權重寄存器、rpe數據寄存器、rpe乘法器、rpe與門電路、rpe加法器及rpe累加寄存器，所述計數器輸出端與所述rpe權重寄存器輸入端連接，所述rpe乘法器的輸入端分別與rpe權重寄存器的輸出端、rpe數據寄存器的輸出端連接，所述rpe乘法器的輸出端與所述rpe與門電路的輸入端連接，所述rpe與門電路的輸出端與所述rpe加法器的輸入端連接，所述rpe加法器的輸出端與所述rpe累加寄存器輸入端連接。