本申請(qǐng)涉及存儲(chǔ),尤其涉及一種存儲(chǔ)器以及設(shè)備。
背景技術(shù):
1、目前,主流的內(nèi)存是將設(shè)置有存儲(chǔ)介質(zhì)的晶圓上的單個(gè)或多個(gè)晶粒(die)切割下來(lái),再與輸入輸出(input?output,i/o)電路通過(guò)互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal-oxide-semiconductor,cmos)在陣列下方(cmos?under?array,cua)架構(gòu)封裝起來(lái)形成的。這種封裝方式中,晶粒與i/o電路可以采用上下堆疊或者并排設(shè)置。無(wú)論上下堆疊或者并排設(shè)置,晶粒中bank的數(shù)量與i/o電路的大小存在一定的比例關(guān)系,這將限制內(nèi)存中bank的數(shù)量,導(dǎo)致內(nèi)存容量無(wú)法大幅度提升。此外,i/o電路能夠與外設(shè)的內(nèi)存控制器通過(guò)總線連接,也就要求內(nèi)存的位寬(內(nèi)存的位寬是指內(nèi)存在一次傳輸周期內(nèi)傳輸?shù)臄?shù)據(jù)量)會(huì)受到總線的限制,內(nèi)存的位寬也無(wú)法得到擴(kuò)展。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)?zhí)峁┮环N存儲(chǔ)器以及設(shè)備,用以擴(kuò)展存儲(chǔ)器的位寬以及容量。
2、第一方面,本申請(qǐng)實(shí)施例提供了一種存儲(chǔ)器,存儲(chǔ)器包括堆疊的第一晶圓以及第二晶圓。第一晶圓為存儲(chǔ)介質(zhì)晶圓,也即第一晶圓上設(shè)置有存儲(chǔ)介質(zhì),第二晶圓上設(shè)置有介質(zhì)控制器,存儲(chǔ)介質(zhì)晶圓與介質(zhì)控制器之間存在連接。存儲(chǔ)介質(zhì)晶圓可以存儲(chǔ)數(shù)據(jù);介質(zhì)控制器能夠接收數(shù)據(jù)訪問(wèn)指令,根據(jù)數(shù)據(jù)訪問(wèn)指令對(duì)存儲(chǔ)介質(zhì)進(jìn)行訪問(wèn)。
3、存儲(chǔ)介質(zhì)晶圓包括多個(gè)區(qū)域,每個(gè)區(qū)域包括多個(gè)晶粒,每個(gè)晶粒中包括多個(gè)bank,每個(gè)bank與介質(zhì)控制器連接。這里的bank是指晶粒內(nèi)部包括的更小的存儲(chǔ)單元,在不同的場(chǎng)景中bank可以采用不同的名稱(chēng)代替,在本申請(qǐng)實(shí)施例中以bank為例。介質(zhì)控制器可以根據(jù)數(shù)據(jù)訪問(wèn)指令訪問(wèn)存儲(chǔ)介質(zhì)晶圓上的bank。
4、通過(guò)上述存儲(chǔ)器,存儲(chǔ)器為晶圓級(jí)的存儲(chǔ)器,存儲(chǔ)介質(zhì)是以整個(gè)晶圓為基底的,保證存儲(chǔ)器的容量能夠大幅度增大。介質(zhì)控制器對(duì)存儲(chǔ)介質(zhì)晶圓的控制是以bank為粒度的,保證該存儲(chǔ)器具備較高的位寬。
5、在一種可能的實(shí)施方式中,介質(zhì)控制器包括多個(gè)子控制器,每個(gè)子控制器與一個(gè)區(qū)域?qū)?yīng),子控制器與所對(duì)應(yīng)的區(qū)域中的每個(gè)bank連接;
6、子控制器接收數(shù)據(jù)訪問(wèn)指令,根據(jù)數(shù)據(jù)訪問(wèn)指令訪問(wèn)所對(duì)應(yīng)區(qū)域中的bank。
7、通過(guò)上述存儲(chǔ)器,介質(zhì)控制器中包括多個(gè)與區(qū)域相對(duì)應(yīng)的子控制器,各個(gè)子控制器可以并行的對(duì)所對(duì)應(yīng)的區(qū)域內(nèi)的bank進(jìn)行訪問(wèn),保證該存儲(chǔ)器能夠高效的處理所接收的數(shù)據(jù)訪問(wèn)指令,有效地提升了該存儲(chǔ)器的數(shù)據(jù)訪問(wèn)效率。
8、在一種可能的實(shí)施方式中,多個(gè)子控制器之間可以不進(jìn)行連接,該多個(gè)子控制器之間也可以連接,例如多個(gè)子控制器之間通過(guò)noc進(jìn)行通信。
9、通過(guò)上述存儲(chǔ)器,多個(gè)子控制器之間可以靈活的采用有連接或無(wú)連接的方式,適用于不同的場(chǎng)景。該多個(gè)子控制器之間連接,能夠保證多個(gè)子控制器之間能夠進(jìn)行高效的信息交互。
10、在一種可能的實(shí)施方式中,多個(gè)子控制器互相連接,也即該多個(gè)子控制器采用全連接的方式。任一個(gè)子控制器與其他子控制器均存在連接。任一子控制器可以將子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令傳輸給與子控制器連接的子控制器。
11、通過(guò)上述存儲(chǔ)器,由于子控制器采用的全連接的方式,保證任一子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令總是能夠被其他可以處理該數(shù)據(jù)訪問(wèn)指令的子控制器所接收。
12、在一種可能的實(shí)施方式中,子控制器與相鄰的子控制器連接,子控制器可以將子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令傳輸給與相鄰的子控制器。
13、通過(guò)上述存儲(chǔ)器,子控制器與相鄰的子控制器之間存在連接,連接方式較簡(jiǎn)單,且通過(guò)傳輸數(shù)據(jù)訪問(wèn)指令能夠使得數(shù)據(jù)處理指令最終能夠被可以處理該數(shù)據(jù)訪問(wèn)指令的子控制器所接收。
14、在一種可能的實(shí)施方式中,多個(gè)子控制器串聯(lián)成環(huán)形的線路,子控制器可以通過(guò)環(huán)形的線路廣播子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令。
15、通過(guò)上述存儲(chǔ)器,環(huán)形的線路使得多個(gè)子控制器之間的連接線路更簡(jiǎn)潔,無(wú)需增加太多線路,子控制器通過(guò)廣播的方式傳輸數(shù)據(jù)訪問(wèn)指令,保證了該其他子控制器能夠接收到該數(shù)據(jù)訪問(wèn)指令。
16、在一種可能的實(shí)施方式中,介質(zhì)控制器還包括輸入輸出i/o模塊,i/o模塊、以及多個(gè)子控制器串聯(lián)成環(huán)形的線路,i/o模塊與存儲(chǔ)器外部的裝置通過(guò)系統(tǒng)總線連接。
17、i/o模塊接收數(shù)據(jù)訪問(wèn)指令,通過(guò)環(huán)形的線路向廣播數(shù)據(jù)訪問(wèn)指令。子控制器監(jiān)聽(tīng)環(huán)形的線路,獲取數(shù)據(jù)訪問(wèn)指令。
18、通過(guò)上述存儲(chǔ)器,i/o模塊負(fù)責(zé)數(shù)據(jù)訪問(wèn)指令的接收以及轉(zhuǎn)發(fā),該存儲(chǔ)器外部的裝置只需與該i/o模塊連接即可,簡(jiǎn)化存儲(chǔ)器與外部的裝置之間的線路,i/o模塊通過(guò)廣播的方式傳輸數(shù)據(jù)訪問(wèn)指令,保證了該多個(gè)子控制器能夠接收到該數(shù)據(jù)訪問(wèn)指令。
19、在一種可能的實(shí)施方式中,子控制器保存有所對(duì)應(yīng)的區(qū)域的數(shù)據(jù)地址信息,數(shù)據(jù)地址信息用于記錄所對(duì)應(yīng)的區(qū)域的數(shù)據(jù)地址;子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令攜帶的數(shù)據(jù)地址并非數(shù)據(jù)地址信息記錄的數(shù)據(jù)地址。
20、通過(guò)上述存儲(chǔ)器,子控制器通過(guò)所保存的所對(duì)應(yīng)的區(qū)域的數(shù)據(jù)地址信息能夠準(zhǔn)確的發(fā)現(xiàn)無(wú)法處理的數(shù)據(jù)訪問(wèn)指令。
21、在一種可能的實(shí)施方式中,存儲(chǔ)器還包括測(cè)試模塊,測(cè)試模塊用于對(duì)存儲(chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試、以及記錄存儲(chǔ)介質(zhì)晶圓中未通過(guò)測(cè)試的bank以及bank所屬的晶粒,功能測(cè)試包括下列的部分或全部:讀寫(xiě)測(cè)試、時(shí)延測(cè)試、壽命測(cè)試、溫度測(cè)試。
22、通過(guò)上述存儲(chǔ)器,存儲(chǔ)器內(nèi)置了測(cè)試模塊,能夠?qū)Υ鎯?chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試,保證該存儲(chǔ)器能夠具備正常的功能,正常工作。
23、在一種可能的實(shí)施方式中,介質(zhì)控制器可以對(duì)存儲(chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試、以及記錄存儲(chǔ)介質(zhì)晶圓中未通過(guò)測(cè)試的bank以及bank所屬的晶粒,功能測(cè)試包括下列的部分或全部:讀寫(xiě)測(cè)試、時(shí)延測(cè)試、壽命測(cè)試、溫度測(cè)試。
24、通過(guò)上述存儲(chǔ)器,介質(zhì)控制器能夠?qū)Υ鎯?chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試,使得該存儲(chǔ)器能夠進(jìn)行自檢,以保證該存儲(chǔ)器的正常工作。
25、第二方面,提供一種計(jì)算設(shè)備,所述計(jì)算設(shè)備包括處理器以及如第一方面以及第一方面的任一種可能的實(shí)施方式所述的存儲(chǔ)器,所述處理器與所述存儲(chǔ)器中的介質(zhì)控制器連接。該處理器的數(shù)量可以是一個(gè),也可以是多個(gè)。所述處理器可以向所述存儲(chǔ)器發(fā)送所述數(shù)據(jù)訪問(wèn)指令。
26、在一種可能的實(shí)施方式中,所述處理器與所述介質(zhì)控制器中的一個(gè)或多個(gè)子控制器連接。例如,存在多個(gè)處理器,每個(gè)處理器與一個(gè)子控制器連接。
1.一種存儲(chǔ)器,其特征在于,所述存儲(chǔ)器包括堆疊的第一晶圓以及第二晶圓;
2.如權(quán)利要求1所述的存儲(chǔ)器,其特征在于,所述第一晶圓包括多個(gè)區(qū)域,所述介質(zhì)控制器包括多個(gè)子控制器,每個(gè)子控制器與一個(gè)所述區(qū)域?qū)?yīng),所述子控制器與所對(duì)應(yīng)的區(qū)域中的每個(gè)bank連接;
3.如權(quán)利要求2所述的存儲(chǔ)器,其特征在于,所述多個(gè)子控制器之間通過(guò)片上網(wǎng)絡(luò)noc進(jìn)行通信。
4.如權(quán)利要求1或2所述的存儲(chǔ)器,其特征在于,所述多個(gè)子控制器互相連接,任一所述子控制器,還用于將所述子控制器無(wú)法處理的所述數(shù)據(jù)訪問(wèn)指令傳輸給與所述子控制器連接的子控制器。
5.如權(quán)利要求1或2所述的存儲(chǔ)器,其特征在于,所述子控制器與相鄰的子控制器連接,所述子控制器,還用于將所述子控制器無(wú)法處理的所述數(shù)據(jù)訪問(wèn)指令傳輸給與相鄰的子控制器。
6.如權(quán)利要求1或2所述的存儲(chǔ)器,其特征在于,所述多個(gè)子控制器串聯(lián)成環(huán)形的線路,所述子控制器,還用于通過(guò)所述環(huán)形的線路廣播所述子控制器無(wú)法處理的數(shù)據(jù)訪問(wèn)指令。
7.如權(quán)利要求1或2所述的存儲(chǔ)器,其特征在于,所述介質(zhì)控制器還包括輸入輸出i/o模塊,所述i/o模塊、以及所述多個(gè)子控制器串聯(lián)成環(huán)形的線路,所述i/o模塊與所述存儲(chǔ)器外部的裝置通過(guò)系統(tǒng)總線連接;
8.如權(quán)利要求1~7任一項(xiàng)所述的存儲(chǔ)器,其特征在于,所述子控制器保存有所對(duì)應(yīng)的區(qū)域的數(shù)據(jù)地址信息,所述數(shù)據(jù)地址信息用于記錄所對(duì)應(yīng)的區(qū)域的數(shù)據(jù)地址;所述子控制器無(wú)法處理的所述數(shù)據(jù)訪問(wèn)指令攜帶的數(shù)據(jù)地址并非所述數(shù)據(jù)地址信息記錄的數(shù)據(jù)地址。
9.如權(quán)利要求1-8任一項(xiàng)所述的存儲(chǔ)器,其特征在于,所述存儲(chǔ)器還包括測(cè)試模塊,所述測(cè)試模塊用于對(duì)所述存儲(chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試、以及記錄所述存儲(chǔ)介質(zhì)晶圓中未通過(guò)測(cè)試的bank以及bank所屬的晶粒,所述功能測(cè)試包括下列的部分或全部:讀寫(xiě)測(cè)試、時(shí)延測(cè)試、壽命測(cè)試、溫度測(cè)試。
10.如權(quán)利要求1-9任一項(xiàng)所述的存儲(chǔ)器,其特征在于,所述介質(zhì)控制器,還用于對(duì)所述存儲(chǔ)介質(zhì)晶圓進(jìn)行功能測(cè)試、以及記錄所述存儲(chǔ)介質(zhì)晶圓中未通過(guò)測(cè)試的bank以及bank所屬的晶粒,所述功能測(cè)試包括下列的部分或全部:讀寫(xiě)測(cè)試、時(shí)延測(cè)試、壽命測(cè)試、溫度測(cè)試。
11.一種計(jì)算設(shè)備,其特征在于,所述計(jì)算設(shè)備包括處理器以及如權(quán)利要求1~11任一所述存儲(chǔ)器,所述處理器與所述存儲(chǔ)器中的介質(zhì)控制器連接;
12.如權(quán)利要求11所述的計(jì)算設(shè)備,其特征在于,所述處理器與所述介質(zhì)控制器中的一個(gè)或多個(gè)子控制器連接。