本申請涉及可編程邏輯器件，具體涉及一種數(shù)據(jù)傳輸方法、裝置、上位機(jī)及計(jì)算機(jī)可讀存儲介質(zhì)。

背景技術(shù)：

1、在芯片使用之前，上位機(jī)可以通過仿真器對芯片進(jìn)行測試和調(diào)試。在上位機(jī)通過仿真器對芯片進(jìn)行測試和調(diào)試的過程中，上位機(jī)需要向芯片發(fā)送各種數(shù)據(jù)。然而，由于上位機(jī)每次能夠向芯片寫入的數(shù)據(jù)量有限，因此，在要發(fā)送數(shù)據(jù)的數(shù)據(jù)量較大的情況下，需要多次才能將數(shù)據(jù)全部寫入到芯片。在上位機(jī)每次向芯片寫入數(shù)據(jù)之后，需要等待芯片返回確認(rèn)(acknowledge，ack)信號之后才能繼續(xù)寫入數(shù)據(jù)，以致數(shù)據(jù)的傳輸時間較長，降低了數(shù)據(jù)傳輸效率。

技術(shù)實(shí)現(xiàn)思路

1、本申請實(shí)施例公開一種數(shù)據(jù)傳輸方法、裝置、上位機(jī)及計(jì)算機(jī)可讀存儲介質(zhì)，用于提高數(shù)據(jù)傳輸效率。

2、第一方面，本申請實(shí)施例公開了一種數(shù)據(jù)傳輸方法，所述方法應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)中的上位機(jī)，所述數(shù)據(jù)傳輸系統(tǒng)還包括仿真器和測試芯片，包括：

3、確定所述測試芯片的待傳輸數(shù)據(jù)；

4、將所述待傳輸數(shù)據(jù)劃分為連續(xù)的多個數(shù)據(jù)；

5、在所述多個數(shù)據(jù)中相鄰的兩個數(shù)據(jù)之間插入目標(biāo)信號，得到第一目標(biāo)數(shù)據(jù)；

6、通過所述仿真器向所述測試芯片發(fā)送所述第一目標(biāo)數(shù)據(jù)，所述目標(biāo)信號用于所述測試芯片繼續(xù)接收數(shù)據(jù)。

7、第二方面，本申請實(shí)施例公開了一種數(shù)據(jù)傳輸裝置，所述裝置應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)中的上位機(jī)，所述數(shù)據(jù)傳輸系統(tǒng)還包括聯(lián)合測試工作組仿真器和可編程片上系統(tǒng)測試芯片，包括：

8、確定單元，用于確定所述測試芯片的待傳輸數(shù)據(jù)；

9、劃分單元，用于將所述待傳輸數(shù)據(jù)劃分為連續(xù)的多個數(shù)據(jù)；

10、插入單元，用于在所述多個數(shù)據(jù)中相鄰的兩個數(shù)據(jù)之間插入目標(biāo)信號，得到第一目標(biāo)數(shù)據(jù)；

11、通信單元，用于通過所述仿真器向所述測試芯片發(fā)送所述第一目標(biāo)數(shù)據(jù)，所述目標(biāo)信號用于所述測試芯片繼續(xù)接收數(shù)據(jù)。

12、第三方面，本申請實(shí)施例公開了一種上位機(jī)，包括處理器和存儲器，所述處理器用于調(diào)用所述存儲器中存儲的計(jì)算機(jī)程序執(zhí)行第一方面公開的方法。

13、第四方面，本申請實(shí)施例公開了一種計(jì)算機(jī)可讀存儲介質(zhì)，該計(jì)算機(jī)可讀存儲介質(zhì)上存儲有計(jì)算機(jī)程序或計(jì)算機(jī)指令，當(dāng)該計(jì)算機(jī)程序或計(jì)算機(jī)指令被處理器運(yùn)行時，實(shí)現(xiàn)如上述第一方面公開的方法。

14、第五方面，本申請實(shí)施例公開了一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括計(jì)算機(jī)程序代碼，當(dāng)該計(jì)算機(jī)程序代碼被處理器運(yùn)行時，使得上述方法被執(zhí)行。

15、本申請實(shí)施例中，上位機(jī)確定測試芯片的待傳輸數(shù)據(jù)，將測試芯片的待傳輸數(shù)據(jù)劃分為連續(xù)的多個數(shù)據(jù)，在多個數(shù)據(jù)中相鄰的兩個數(shù)據(jù)之間插入目標(biāo)信號得到第一目標(biāo)數(shù)據(jù)，通過仿真器向測試芯片發(fā)送第一目標(biāo)數(shù)據(jù)，目標(biāo)信號用于測試芯片繼續(xù)接收數(shù)據(jù)。上位機(jī)先將測試芯片的待傳輸數(shù)據(jù)劃分為多個數(shù)據(jù)，在多個數(shù)據(jù)中相鄰的兩個數(shù)據(jù)之間插入目標(biāo)信號，將包括目標(biāo)信號的數(shù)據(jù)發(fā)送給測試芯片。由于目標(biāo)信號具有使測試芯片繼續(xù)接收數(shù)據(jù)的功能，因此，測試芯片每次接收到數(shù)據(jù)之后，可以根據(jù)目標(biāo)信號繼續(xù)接收數(shù)據(jù)，不需要向上位機(jī)發(fā)送ack信號，相應(yīng)地，由于上位機(jī)向測試芯片發(fā)送了目標(biāo)信號，在發(fā)送完一次數(shù)據(jù)之后，不需要等待測試芯片返回ack信號，可以繼續(xù)向測試芯片發(fā)送數(shù)據(jù)，由于減少了上位機(jī)等待ack信號的時間，因此，可以縮短上位機(jī)向測試芯片傳輸數(shù)據(jù)的時間，從而可以提高數(shù)據(jù)傳輸效率。

技術(shù)特征：

1.一種數(shù)據(jù)傳輸方法，其特征在于，所述方法應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)中的上位機(jī)，所述數(shù)據(jù)傳輸系統(tǒng)還包括仿真器和測試芯片，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

5.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的方法，其特征在于，所述方法還包括：

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述通過所述仿真器向所述測試芯片發(fā)送所述第一目標(biāo)數(shù)據(jù)還包括：

7.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述通過所述仿真器向所述測試芯片發(fā)送所述第一目標(biāo)數(shù)據(jù)還包括：

8.一種數(shù)據(jù)傳輸裝置，其特征在于，所述裝置應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)中的上位機(jī)，所述數(shù)據(jù)傳輸系統(tǒng)還包括聯(lián)合測試工作組仿真器和可編程片上系統(tǒng)測試芯片，包括：

9.一種上位機(jī)，其特征在于，包括處理器和存儲器，所述處理器調(diào)用所述存儲器中存儲的計(jì)算機(jī)程序?qū)崿F(xiàn)如權(quán)利要求1-7任一項(xiàng)所述的方法。

10.一種計(jì)算機(jī)可讀取存儲介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀取存儲介質(zhì)中存儲有程序代碼，所述程序代碼可被處理器調(diào)用執(zhí)行如權(quán)利要求1-7任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本申請公開一種數(shù)據(jù)傳輸方法、裝置、上位機(jī)及計(jì)算機(jī)可讀存儲介質(zhì)，該方法應(yīng)用于數(shù)據(jù)傳輸系統(tǒng)中的上位機(jī)，數(shù)據(jù)傳輸系統(tǒng)還包括仿真器和測試芯片，該方法包括：確定測試芯片的待傳輸數(shù)據(jù)；將待傳輸數(shù)據(jù)劃分為連續(xù)的多個數(shù)據(jù)；在多個數(shù)據(jù)中相鄰的兩個數(shù)據(jù)之間插入目標(biāo)信號得到第一目標(biāo)數(shù)據(jù)；通過仿真器向測試芯片發(fā)送第一目標(biāo)數(shù)據(jù)，目標(biāo)信號用于測試芯片繼續(xù)接收數(shù)據(jù)。本申請實(shí)施例中，由于目標(biāo)信號具有使測試芯片繼續(xù)接收數(shù)據(jù)的功能，因此，測試芯片每次接收到數(shù)據(jù)之后可以繼續(xù)接收數(shù)據(jù)，上位機(jī)在發(fā)送完一次數(shù)據(jù)之后，不需要等待測試芯片返回ACK信號，可以繼續(xù)發(fā)送數(shù)據(jù)，減少了等待ACK信號的時間，從而可以提高數(shù)據(jù)傳輸效率。

技術(shù)研發(fā)人員：王翔,徐小龍
受保護(hù)的技術(shù)使用者：深圳市紫光同創(chuàng)電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6