1.一種片間互聯(lián)電路，其特征在于，包括：ccix協(xié)議層報(bào)文交換轉(zhuǎn)發(fā)模塊、遠(yuǎn)端代理模塊、本地代理模塊及自定義報(bào)文交換轉(zhuǎn)發(fā)模塊，所述本地代理模塊包括報(bào)文緩存模塊、調(diào)度模塊、存儲(chǔ)模塊、協(xié)議處理模塊及處理結(jié)果輸出模塊，其中：
2.根據(jù)權(quán)利要求1所述的片間互聯(lián)電路，其特征在于，所述緩存處理模塊用于實(shí)現(xiàn)所述本地代理模塊流水線內(nèi)部報(bào)文和數(shù)據(jù)的輸入通路；所述存儲(chǔ)模塊用于存儲(chǔ)和更新目錄信息，所述目錄信息包括報(bào)文地址和緩存狀態(tài)；所述調(diào)度模塊用于實(shí)現(xiàn)報(bào)文的調(diào)度處理；所述協(xié)議處理模塊用于基于ccix協(xié)議實(shí)現(xiàn)各個(gè)報(bào)文的協(xié)議處理，所述處理結(jié)果輸出模塊用于輸出協(xié)議處理結(jié)果。
3.根據(jù)權(quán)利要求2所述的片間互聯(lián)電路，其特征在于，所述緩存處理模塊還用于將報(bào)文和數(shù)據(jù)與分配好的data_id、dc_id一起發(fā)送給所述調(diào)度模塊；其中，所述data_id用于標(biāo)識(shí)所述數(shù)據(jù)的存儲(chǔ)位置，所述dc_id用于標(biāo)識(shí)所述報(bào)文在所述目錄信息中的存儲(chǔ)地址。
4.根據(jù)權(quán)利要求2所述的片間互聯(lián)電路，其特征在于，在應(yīng)用于片間互聯(lián)時(shí)，所述ccix協(xié)議層報(bào)文交換轉(zhuǎn)發(fā)模塊還與本地處理器芯片通信連接，所述自定義報(bào)文交換轉(zhuǎn)發(fā)模塊還與遠(yuǎn)端處理器芯片所連接的其他所述片間互聯(lián)電路的所述自定義報(bào)文交換轉(zhuǎn)發(fā)模塊通信連接。
5.根據(jù)權(quán)利要求3所述的片間互聯(lián)電路，其特征在于，所述報(bào)文緩存模塊所接收的消息包括所述自定義報(bào)文交換轉(zhuǎn)發(fā)模塊發(fā)送的rqt0通道消息和rqt2通道消息；其中，所述rqt0通道信息包括來自于遠(yuǎn)端處理器的讀請(qǐng)求及無數(shù)據(jù)請(qǐng)求；所述rqt2通道消息包括來自于本地處理器芯片的監(jiān)聽響應(yīng)和來自于遠(yuǎn)端處理器的寫回請(qǐng)求；
6.根據(jù)權(quán)利要求5所述的片間互聯(lián)電路，其特征在于，所述協(xié)議處理模塊還用于將請(qǐng)求相關(guān)信息存儲(chǔ)到第一表項(xiàng)，將監(jiān)聽相關(guān)信息存儲(chǔ)到第二表項(xiàng)；其中：
7.根據(jù)權(quán)利要求6所述的片間互聯(lián)電路，其特征在于，所述協(xié)議處理模塊在用于基于ccix協(xié)議實(shí)現(xiàn)各個(gè)報(bào)文的協(xié)議處理時(shí)，具體用于：
8.一種基于權(quán)利要求1至7任一所述的片間互聯(lián)電路的片間互聯(lián)系統(tǒng)，其特征在于，包括至少一對(duì)互聯(lián)結(jié)構(gòu)，所述互聯(lián)結(jié)構(gòu)包括第一處理器芯片、第一片間互聯(lián)電路、第二片間互聯(lián)電路及第二處理器芯片；其中：
9.根據(jù)權(quán)利要求8所述的片間互聯(lián)系統(tǒng)，其特征在于，對(duì)于所述第一處理器芯片發(fā)送給所述第二處理器芯片的讀請(qǐng)求、無數(shù)據(jù)請(qǐng)求、寫回請(qǐng)求和/或監(jiān)聽響應(yīng)，傳輸鏈路順次為所述第一處理器芯片、所述第一自定義報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第一遠(yuǎn)端代理模塊、所述第一ccix協(xié)議層報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二ccix協(xié)議層報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二報(bào)文緩存模塊、所述第二調(diào)度模塊、所述第二協(xié)議處理模塊、所述第二處理結(jié)果輸出模塊、所述第二自定義報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二處理器芯片；
10.根據(jù)權(quán)利要求8所述的片間互聯(lián)系統(tǒng)，其特征在于，對(duì)于所述第一處理器芯片發(fā)送給所述第二處理器芯片的請(qǐng)求響應(yīng)和/或監(jiān)聽請(qǐng)求，傳輸鏈路順次為所述第一處理器芯片、所述第一自定義報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第一報(bào)文緩存模塊、所述第一調(diào)度模塊、所述第一協(xié)議處理模塊、所述第一處理結(jié)果輸出模塊、所述第一自定義報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二自定義報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二遠(yuǎn)端代理模塊、所述第二ccix協(xié)議層報(bào)文交換轉(zhuǎn)發(fā)模塊、所述第二處理器芯片；