本發(fā)明涉及電源控制，尤其涉及一種edpp功能實現(xiàn)方法。

背景技術：

1、目前主流的顯卡(以下都稱為gpu卡)廠商(nvidia、intel、amd)，研發(fā)出的gpu卡都有一個性能參數(shù)，稱為edpp(electrical?date?peak?processing；供電數(shù)據(jù)峰值處理)。具體定義為：在某種測試條件下，gpu卡工作，gpu芯片的性能可以發(fā)揮到90％以上，此時cpu卡供電輸入的12v，分別在200us/1ms/5ms時間內(nèi)的平均電流，稱為gpu卡的edpp。通常搭配系統(tǒng)edpp測試，10hz及1khz測試條件下，最有機會觸發(fā)llc_ip

2、(opp)引腳保護，即ct保護，此保護是通過諧振腔電流濾波后接入次級側(cè)單片機比較器中，比較器閾值設定為3.15v。

3、因此，有必要提供一種專門實現(xiàn)edpp功能的方法，有效提高電源搭配系統(tǒng)兼容性，能更好適配目前主流ai服務器，chatgpt應用，gpu應用；滿足系統(tǒng)2+0，3+0，3+1等edpp壓力測試。

技術實現(xiàn)思路

1、本發(fā)明公開了一種edpp功能實現(xiàn)方法，涉及電源均流環(huán)控制技術，llc數(shù)字控制技術領域，尤其涉及l(fā)lc輸出增益，其可以有效解決背景技術中涉及的技術問題。

2、為實現(xiàn)上述目的，本發(fā)明的技術方案為：

3、一種edpp功能實現(xiàn)方法，包括以下步驟：

4、s1、提高供電電路的輸出增益；

5、s2、降低供電電路的輸入電壓的跌落幅度；

6、s3、提高供電電路的輸出電容；

7、s4、提高供電電路的均流環(huán)路的速度；

8、s5、降低供電電路的輸出紋波；

9、s6、輸出過流保護設計圍繞eddp條件設定，不能誤觸發(fā)保護動作；

10、s7、提高供電電路的adc采樣中斷頻率。

11、作為本發(fā)明的一種優(yōu)選改進：所述供電電路包括輸入端vin，所述輸入端vin的正端連接mos管q1的漏極，所述mos管q1的源極連接mos管q2的漏極和電容cr的一端，所述電容cr的另一端連接電感l(wèi)s的一端，所述電感l(wèi)s的另一端連接電感l(wèi)p的一端和變壓器t1的引腳1，所述輸入端vin的負端連接所述mos管q2的源極、所述電感l(wèi)p的另一端和所述變壓器t1的引腳2；

12、所述變壓器t1的引腳3連接二極管d1的正端，所述二極管d1的負端連接二極管d2的負端、電容cout的一端和輸出端口的一端，所述變壓器t1的引腳4連接所述變壓器t1的引腳5、所述電容cout的另一端和輸出端口的另一端，所述變壓器t1的引腳6連接所述二極管d2的正端。

13、作為本發(fā)明的一種優(yōu)選改進：所述供電電路輸出vo＝12v，k＝lp/ls，所述步驟s1中，k取10。

14、作為本發(fā)明的一種優(yōu)選改進：所述步驟s2中，輸入端vin為母線電容，提高母線電容的電容值。

15、作為本發(fā)明的一種優(yōu)選改進：所述步驟s3中，提高電容cout的電容值。

16、作為本發(fā)明的一種優(yōu)選改進：所述步驟s4中，均流環(huán)路過程為：i-shaer電壓和isense電壓均經(jīng)過軟件移動平均濾波，再作差得到其電流誤差，當電流誤差經(jīng)過誤差遲滯比較器后，再進行相關pi環(huán)路運算，得到均流環(huán)路的輸出，再經(jīng)過限幅器處理，其輸出疊加到輸出電壓的補償量上。

17、作為本發(fā)明的一種優(yōu)選改進：所述步驟s5中，通過軟件ac紋波抑制功能減小工頻紋波，將供電電路的輸出紋波做到80mv以內(nèi)。

18、作為本發(fā)明的一種優(yōu)選改進：所述輸入端vin的最低保護點設置成310v。

19、作為本發(fā)明的一種優(yōu)選改進：所述步驟s7中，adc采樣中斷頻率設置為152khz。

20、本發(fā)明的有益效果如下：

21、方法簡單、操作容易，能更好適配目前主流ai服務器，chatgpt應用，gpu應用；滿足系統(tǒng)2+0，3+0，3+1等edpp壓力測試。

技術特征：

1.一種edpp功能實現(xiàn)方法，其特征在于，包括以下步驟：

2.根據(jù)權利要求1所述的一種edpp功能實現(xiàn)方法，其特征在于：所述供電電路包括輸入端vin，所述輸入端vin的正端連接mos管q1的漏極，所述mos管q1的源極連接mos管q2的漏極和電容cr的一端，所述電容cr的另一端連接電感l(wèi)s的一端，所述電感l(wèi)s的另一端連接電感l(wèi)p的一端和變壓器t1的引腳1，所述輸入端vin的負端連接所述mos管q2的源極、所述電感l(wèi)p的另一端和所述變壓器t1的引腳2；

3.根據(jù)權利要求2所述的一種edpp功能實現(xiàn)方法，其特征在于：所述供電電路輸出vo＝12v，k＝lp/ls，所述步驟s1中，k取10。

4.根據(jù)權利要求2所述的一種edpp功能實現(xiàn)方法，其特征在于：所述步驟s2中，輸入端vin為母線電容，提高母線電容的電容值。

5.根據(jù)權利要求2所述的一種edpp功能實現(xiàn)方法，其特征在于：所述步驟s3中，提高電容cout的電容值。

6.根據(jù)權利要求1所述的一種edpp功能實現(xiàn)方法，其特征在于：所述步驟s4中，均流環(huán)路過程為：i-shaer電壓和isense電壓均經(jīng)過軟件移動平均濾波，再作差得到其電流誤差，當電流誤差經(jīng)過誤差遲滯比較器后，再進行相關pi環(huán)路運算，得到均流環(huán)路的輸出，再經(jīng)過限幅器處理，其輸出疊加到輸出電壓的補償量上。

7.根據(jù)權利要求1所述的一種edpp功能實現(xiàn)方法，其特征在于：所述步驟s5中，通過軟件ac紋波抑制功能減小工頻紋波，將供電電路的輸出紋波做到80mv以內(nèi)。

8.根據(jù)權利要求2所述的一種edpp功能實現(xiàn)方法，其特征在于：所述輸入端vin的最低保護點設置成310v。

9.根據(jù)權利要求1所述的一種edpp功能實現(xiàn)方法，其特征在于：所述步驟s7中，adc采樣中斷頻率設置為152khz。

技術總結(jié)
本發(fā)明屬于電源控制技術領域，公開了一種EDPP功能實現(xiàn)方法，包括輸出增益夠猛，避免抽重載諧振電感飽和問題，輸入前級跌落不能太深，PFC電壓環(huán)夠快、BULK電容盡可能大，輸出電容盡可能多，輸出紋波小、輸出支撐時間長，避免異源輸入做EDDP互搶電流震蕩宕機，環(huán)路算法要盡可能快且穩(wěn)定，ADC采樣中斷頻率提高。本發(fā)明的有益效果：有效提高電源搭配系統(tǒng)兼容性，能更好適配目前主流AI服務器，ChatGPT應用，GPU應用；滿足系統(tǒng)2+0，3+0，3+1等EDPP壓力測試。

技術研發(fā)人員：何海濱,唐強國,宋逸斌
受保護的技術使用者：廣東高斯寶電氣技術有限公司
技術研發(fā)日：
技術公布日：2025/1/2