本發(fā)明涉及內(nèi)存顆粒芯片，具體來說是一種內(nèi)存顆粒走線方法。

背景技術(shù)：

1、內(nèi)存顆粒芯片，作為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（dram）的通用形式，已在眾多領(lǐng)域發(fā)揮著關(guān)鍵作用，包括個(gè)人電腦、服務(wù)器、通信設(shè)備和嵌入式系統(tǒng)。ddr內(nèi)存顆粒，即雙倍數(shù)據(jù)速率內(nèi)存，以其高速同步傳輸能力而聞名。隨著技術(shù)的進(jìn)步，ddr內(nèi)存已經(jīng)發(fā)展到了第五代，其數(shù)據(jù)傳輸速率顯著提升，ddr5的單根數(shù)據(jù)線傳輸速率可達(dá)到6.4gbps，地址線速率為3.2gbps。

2、然而，隨著速率的增加，信號(hào)完整性問題，如信號(hào)損耗、反射和串?dāng)_，變得更加突出。為了確保內(nèi)存顆粒的穩(wěn)定運(yùn)行，必須對(duì)走線設(shè)計(jì)進(jìn)行精心的信號(hào)完整性優(yōu)化。

3、參見圖1，內(nèi)存顆粒的地址控制線采用1對(duì)多的拓?fù)浣Y(jié)構(gòu)，即一個(gè)控制器的地址控制線連接多個(gè)負(fù)載。這種結(jié)構(gòu)在分支點(diǎn)容易產(chǎn)生阻抗不連續(xù)，導(dǎo)致信號(hào)反射，尤其是在第一個(gè)內(nèi)存顆粒分支處。為了減少這種反射，提高信號(hào)完整性，必須對(duì)地址控制線的走線進(jìn)行優(yōu)化設(shè)計(jì)，從而增強(qiáng)系統(tǒng)的穩(wěn)定性。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種內(nèi)存顆粒走線方法，用以減少信號(hào)反射，對(duì)地址控制線的走線進(jìn)行優(yōu)化設(shè)計(jì)，從而增強(qiáng)系統(tǒng)的穩(wěn)定性。

2、為了實(shí)現(xiàn)上述目的，設(shè)計(jì)一種內(nèi)存顆粒走線方法，所述方法步驟如下：s1.?內(nèi)存控制器走線出發(fā)位置施加過孔，并設(shè)置過孔的殘樁長(zhǎng)度l，建立過孔的殘樁長(zhǎng)度l和對(duì)應(yīng)諧振頻率的信號(hào)波長(zhǎng)λ的相互關(guān)系，使其滿足l=1/4*λ，即1/4波長(zhǎng)等于殘樁長(zhǎng)度時(shí)，正弦波在經(jīng)過殘樁時(shí)能量會(huì)因?yàn)橄辔徊?80度抵消掉，形成低通濾波的效果；s2.?計(jì)算內(nèi)存顆粒分支的走線長(zhǎng)度ls，以確保滿足殘樁效應(yīng)濾掉的正弦波波長(zhǎng)大于等于4*ls，即l≥ls；s3.計(jì)算過孔的殘樁長(zhǎng)度l最大值，滿足l≤c/(√ε*8*datarate)，其中c為光速，ε為pcb介質(zhì)的節(jié)點(diǎn)常數(shù)，datarate為信號(hào)的傳輸數(shù)據(jù)速率；s4.?控制過孔殘樁長(zhǎng)度l范圍在ls≤l≤c/(√ε*8*datarate)。

3、本發(fā)明提供的內(nèi)存顆粒走線方法，還有其他技術(shù)特征，其中所述過孔是連接兩個(gè)不同走線層的電氣結(jié)構(gòu)。

4、本發(fā)明提供的內(nèi)存顆粒走線方法，還有其他技術(shù)特征，其中所述步驟s2具體如下：通過確認(rèn)4*ls倍波長(zhǎng)對(duì)應(yīng)的正弦波頻率及以下頻率，使得該走線長(zhǎng)度?ls對(duì)應(yīng)的信號(hào)接近直流電壓，從而減少反射或反射幅度極小，確保濾掉的正弦波波長(zhǎng)滿足大于等于4*ls，以消除或減輕信號(hào)反射，進(jìn)而提高信號(hào)完整性并增強(qiáng)系統(tǒng)穩(wěn)定性。

5、本發(fā)明提供的內(nèi)存顆粒走線方法，還有其他技術(shù)特征，其中所述步驟s3具體如下：過孔的殘樁長(zhǎng)度l越大，則對(duì)應(yīng)的濾波頻率越低，即信號(hào)的帶寬也越小，信號(hào)的帶寬接近于0.5/rt，rt為信號(hào)的上升時(shí)間，帶寬小了就會(huì)導(dǎo)致上升時(shí)間變大，會(huì)影響地址控制信號(hào)的時(shí)序，地址控制線的上升時(shí)間需要小于等于1/4*ui,?ui為信號(hào)切換的的最小時(shí)間間隔，ui=1/datarate，其中datarate為信號(hào)的傳輸數(shù)據(jù)速率，單位為bps，系統(tǒng)穩(wěn)定工作的最小帶寬為2*datarate,?得出對(duì)應(yīng)的最小帶寬波長(zhǎng)為:?λ=c/(√ε*2*datarate)，其中c為光速，ε為pcb介質(zhì)的節(jié)點(diǎn)常數(shù)，根據(jù)步驟s1得出l≤c/(√ε*8*datarate)。

6、本發(fā)明同現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于：

7、通過采用過孔殘樁產(chǎn)生的低通濾波效果，可以有效降低信號(hào)在內(nèi)存顆粒地址控制走線的分支點(diǎn)處的帶寬，從而減少信號(hào)反射，增強(qiáng)信號(hào)的完整性。通過精確設(shè)計(jì)殘樁的長(zhǎng)度，我們可以確定一個(gè)長(zhǎng)度范圍，在這個(gè)范圍內(nèi)，既能有效降低反射，又能滿足系統(tǒng)穩(wěn)定運(yùn)行所需的最小帶寬要求。此外，這種設(shè)計(jì)方法在實(shí)際操作中也具有較高的可行性。

技術(shù)特征：

1.一種內(nèi)存顆粒走線方法，其特征在于所述方法步驟如下：

2.如權(quán)利要求1所述的一種內(nèi)存顆粒走線方法，其特征在于所述過孔是連接兩個(gè)不同走線層的電氣結(jié)構(gòu)。

3.如權(quán)利要求1所述的一種內(nèi)存顆粒走線方法，其特征在于所述步驟s2具體如下：通過確認(rèn)4*ls倍波長(zhǎng)對(duì)應(yīng)的正弦波頻率及以下頻率，使得該走線長(zhǎng)度?ls對(duì)應(yīng)的信號(hào)接近直流電壓，從而減少反射或反射幅度極小，確保濾掉的正弦波波長(zhǎng)滿足大于等于4*ls，以消除或減輕信號(hào)反射，進(jìn)而提高信號(hào)完整性并增強(qiáng)系統(tǒng)穩(wěn)定性。

4.如權(quán)利要求1所述的一種內(nèi)存顆粒走線方法，其特征在于所述步驟s3具體如下：過孔的殘樁長(zhǎng)度l越大，則對(duì)應(yīng)的濾波頻率越低，即信號(hào)的帶寬也越小，信號(hào)的帶寬接近于0.5/rt，rt為信號(hào)的上升時(shí)間，帶寬小了就會(huì)導(dǎo)致上升時(shí)間變大，會(huì)影響地址控制信號(hào)的時(shí)序，地址控制線的上升時(shí)間需要小于等于1/4*ui,?ui為信號(hào)切換的的最小時(shí)間間隔，ui=1/datarate，其中datarate為信號(hào)的傳輸數(shù)據(jù)速率，單位為bps，系統(tǒng)穩(wěn)定工作的最小帶寬為2*datarate,?得出對(duì)應(yīng)的最小帶寬波長(zhǎng)為:?λ=c/(√ε*2*datarate)，其中c為光速，ε為pcb介質(zhì)的節(jié)點(diǎn)常數(shù)，根據(jù)步驟s1得出l≤c/(√ε*8*datarate)。

技術(shù)總結(jié)
本發(fā)明涉及內(nèi)存顆粒芯片技術(shù)領(lǐng)域，具體來說是一種內(nèi)存顆粒走線方法，方法如下：S1內(nèi)存控制器走線出發(fā)位置施加過孔，并設(shè)置過孔的殘樁長(zhǎng)度L，建立過孔的殘樁長(zhǎng)度L和對(duì)應(yīng)諧振頻率的信號(hào)波長(zhǎng)λ的相互關(guān)系，使其滿足L=1/4*λ，即1/4波長(zhǎng)等于殘樁長(zhǎng)度時(shí)，正弦波在經(jīng)過殘樁時(shí)能量會(huì)因?yàn)橄辔徊?80度抵消掉，形成低通濾波的效果；S2計(jì)算內(nèi)存顆粒分支的走線長(zhǎng)度Ls，以確保滿足殘樁效應(yīng)濾掉的正弦波波長(zhǎng)大于等于4*Ls，即L≥Ls；S3計(jì)算過孔的殘樁長(zhǎng)度L最大值；S4控制過孔殘樁長(zhǎng)度L范圍。本發(fā)明優(yōu)點(diǎn)在于：降低信號(hào)在內(nèi)存顆粒地址控制走線的分支點(diǎn)處的帶寬，從而減少信號(hào)反射，增強(qiáng)信號(hào)的完整性。

技術(shù)研發(fā)人員：羊楊
受保護(hù)的技術(shù)使用者：恒為科技（上海）股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9