本發(fā)明總體上涉及正弦波信號(hào)的生成，并且更具體地涉及數(shù)字正弦波發(fā)生器。

背景技術(shù)：

1、本領(lǐng)域已知的是，切比雪夫方法可以用作正弦波生成的遞歸算法，以從第(n-1)倍角公式和第(n-2)倍角公式找到第n倍角公式。該公式是：

2、sin(nx)＝2?cosx?sin((n-1)x)-sin((n-2)x)

3、通過用ω0替代x，上述等式可以在數(shù)學(xué)上簡(jiǎn)化為：

4、x1(n)＝x1(n-1)+ψx2(n-1)等式a

5、x2(n)＝x2(n-1)-ψx1(n)等式b

6、其中乘法系數(shù)

7、因此，所生成的數(shù)字正弦信號(hào)為：

8、

9、x2(n)＝cos(ω0n)

10、等式a和b可以僅使用如圖1所示的加法、乘法和延遲元件在利用網(wǎng)絡(luò)圖示10的數(shù)字信號(hào)處理中實(shí)現(xiàn)。圖示10包括第一數(shù)字延遲元件12(例如，以包括d型觸發(fā)器的多位數(shù)據(jù)寄存器的形式)和第二數(shù)字延遲元件14(例如，以包括d型觸發(fā)器的多位數(shù)據(jù)寄存器的形式)，第一數(shù)字延遲元件12被配置為接收第一正弦數(shù)字輸出x1的第n個(gè)值(并輸出第一正弦數(shù)字輸出x1的第(n-1)個(gè)值)，第二數(shù)字延遲元件14被配置為接收第二正弦數(shù)字輸出x2的第n個(gè)值并輸出第二正弦數(shù)字輸出x2的第(n-1)個(gè)值。第一和第二正弦數(shù)字輸出具有相同的頻率ω0，但是具有不同的相位(例如，相位彼此相差90度)。包括第一和第二數(shù)字延遲元件12、14的寄存器的d型觸發(fā)器由以頻率fclock操作的時(shí)鐘信號(hào)ck進(jìn)行時(shí)鐘控制。

11、第一數(shù)字乘法器元件16具有：被配置為從第二數(shù)字延遲元件14的q輸出接收第二正弦數(shù)字輸出x2的第(n-1)個(gè)值的第一輸入、和被配置為接收乘法系數(shù)ψ的第二輸入。第一數(shù)字乘法器元件16的輸出被提供給第一數(shù)字求和元件18的第一輸入，第一數(shù)字求和元件18具有：被配置為從第一數(shù)字延遲元件12接收第一正弦數(shù)字輸出x1的第(n-1)個(gè)值的第二輸入。第一數(shù)字求和元件18的輸出是應(yīng)用于第一延遲元件12的d輸入的第一正弦數(shù)字輸出x1的第n個(gè)值。第二數(shù)字乘法器元件22具有：被配置為(在第一延遲元件12的d輸入處)接收第一正弦數(shù)字輸出x1的第n個(gè)值的第一輸入、和被配置為接收乘法系數(shù)-ψ的第二輸入。第二數(shù)字乘法器元件22的輸出被提供給第二數(shù)字求和元件24的第一輸入，第二數(shù)字求和元件24具有：被配置為從第二數(shù)字延遲元件14的d輸出接收第二正弦數(shù)字輸出x2的第(n-1)個(gè)值的第二輸入。數(shù)模(d/a)轉(zhuǎn)換電路28順序地接收第二正弦數(shù)字輸出x2的值，并生成模擬正弦波輸出信號(hào)30。第一正弦數(shù)字輸出x1的值還可以被轉(zhuǎn)換，以生成與信號(hào)30具有相同頻率但不同相位的模擬正弦波輸出信號(hào)。

12、網(wǎng)絡(luò)10的關(guān)鍵計(jì)時(shí)路徑(指的是觸發(fā)器的任意q輸出和觸發(fā)器的任意d輸入之間的最長(zhǎng)路徑)由從延遲元件12的觸發(fā)器的q輸出通過第一數(shù)字求和元件18、第二數(shù)字乘法器元件22和第二數(shù)字求和元件24到延遲元件14的觸發(fā)器的d輸入的路徑表示。該路徑表示數(shù)字信號(hào)處理操作的最大邏輯延遲，并且該延遲對(duì)網(wǎng)絡(luò)10操作的時(shí)鐘頻率fclock(即，正弦波的數(shù)字值生成的速率)可能具有顯著的影響，因?yàn)樗腥齻€(gè)數(shù)學(xué)運(yùn)算必須在時(shí)鐘的連續(xù)循環(huán)之間完成。減小關(guān)鍵路徑的長(zhǎng)度以支持以較高的時(shí)鐘頻率生成正弦輸出的數(shù)字值的流將是有利的。

技術(shù)實(shí)現(xiàn)思路

1、在一個(gè)實(shí)施例中，一種裝置包括第一核心進(jìn)程和第二核心進(jìn)程。第一核心進(jìn)程包括：第一乘法器，其被配置為將第一輸入與第一系數(shù)相乘；第二乘法器，其被配置為將第二輸入與第二系數(shù)相乘；和第一加法器，其被配置為將第一乘法器和第二乘法器的輸出求和以生成第一輸出。第二核心進(jìn)程包括：第三乘法器，其被配置為將第三輸入與第三系數(shù)相乘；第四乘法器，其被配置為將第四輸入與第四系數(shù)相乘；和第二加法器，其被配置為將第三乘法器和第四乘法器的輸出求和以生成第二輸出。其中第一和第三輸入從第二輸出被導(dǎo)出，并且其中第二和第四輸入從第一輸出被導(dǎo)出。

2、第一和第二輸出分別為第一和第二數(shù)字正弦波信號(hào)提供數(shù)字值，它們具有相同的頻率但在相位上彼此偏移。

3、在一個(gè)實(shí)施例中，一種裝置包括：第一乘法器，其被配置為將第一輸入與第一系數(shù)相乘；第一加法器，其被配置為從第一乘法器的輸出與第二輸入的求和生成第一輸出；第二乘法器，其被配置為將第三輸入與第二系數(shù)相乘；第三乘法器，其被配置為將第四輸入與第三系數(shù)相乘；第二加法器，其被配置為從第二和第三乘法器的輸出的求和生成第二輸出；其中第二和第三輸入從第一輸出被導(dǎo)出；并且其中第一和第四輸入從第二輸出被導(dǎo)出。

4、第一和第二輸出分別為第一和第二數(shù)字正弦波信號(hào)提供數(shù)字值，它們具有相同的頻率但在相位上彼此偏移。

5、在一個(gè)實(shí)施例中，一種裝置包括可擴(kuò)展的處理架構(gòu)，該架構(gòu)包括多個(gè)核心進(jìn)程，其中每個(gè)核心進(jìn)程包括：第一乘法器，其被配置為將第一輸入與第一系數(shù)相乘；第二乘法器，其被配置為將第二輸入與第二系數(shù)相乘；和第一加法器，其被配置為將第一和第二乘法器的輸出求和以生成第一輸出；其中核心進(jìn)程的第一輸入被耦合在一起以接收從核心進(jìn)程中的第一核心進(jìn)程的第一輸出導(dǎo)出的信號(hào)；并且其中核心進(jìn)程的第二輸入被耦合在一起以接收從核心進(jìn)程中的第二核心進(jìn)程的第一輸出導(dǎo)出的信號(hào)，第二核心進(jìn)程不同于第一核心進(jìn)程。

技術(shù)特征：

1.一種裝置，包括：

2.根據(jù)權(quán)利要求1所述的裝置，其中所述第二系數(shù)是所述第一系數(shù)的負(fù)值。

3.根據(jù)權(quán)利要求1所述的裝置，其中所述第三系數(shù)等于一減去所述第一系數(shù)的平方。

4.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括：

5.根據(jù)權(quán)利要求4所述的裝置，其中所述第一延遲元件和所述第二延遲元件中的每個(gè)延遲元件是多位數(shù)字寄存器。

6.根據(jù)權(quán)利要求5所述的裝置，其中每個(gè)多位數(shù)字寄存器由d型觸發(fā)器形成。

7.根據(jù)權(quán)利要求6所述的裝置，其中所述d型觸發(fā)器由相同的時(shí)鐘信號(hào)進(jìn)行時(shí)鐘控制。

8.根據(jù)權(quán)利要求4所述的裝置，其中所述第一延遲元件和所述第二延遲元件以由時(shí)鐘信號(hào)設(shè)置的速率，存儲(chǔ)所述第一輸出和所述第二輸出的值，所述裝置進(jìn)一步包括：

9.根據(jù)權(quán)利要求8所述的裝置，其中所述正弦波值發(fā)生器包括坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)cordic，所述坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)cordic被配置為針對(duì)期望的正弦波的某些角度生成所述替代值。

10.根據(jù)權(quán)利要求1所述的裝置，其中所述第二輸出是數(shù)字正弦波信號(hào)的數(shù)字值。

11.根據(jù)權(quán)利要求10所述的裝置，其中所述第一輸出是另一數(shù)字正弦波信號(hào)的數(shù)字值，所述另一數(shù)字正弦波信號(hào)與所述數(shù)字正弦波信號(hào)具有相同的頻率，但在相位上偏移。

12.一種裝置，包括：

13.根據(jù)權(quán)利要求12所述的裝置，其中所述第二系數(shù)是所述第一系數(shù)的負(fù)值。

14.根據(jù)權(quán)利要求12所述的裝置，其中所述第三系數(shù)等于一減去所述第一系數(shù)的平方。

15.根據(jù)權(quán)利要求12所述的裝置，還包括：

16.根據(jù)權(quán)利要求15所述的裝置，其中所述第一延遲元件和所述第二延遲元件中的每個(gè)延遲元件是多位數(shù)字寄存器。

17.根據(jù)權(quán)利要求16所述的裝置，其中每個(gè)多位數(shù)字寄存器由d型觸發(fā)器形成。

18.根據(jù)權(quán)利要求17所述的裝置，其中所述d型觸發(fā)器由相同的時(shí)鐘信號(hào)進(jìn)行時(shí)鐘控制。

19.根據(jù)權(quán)利要求15所述的裝置，其中所述第一延遲元件和所述第二延遲元件以由時(shí)鐘信號(hào)設(shè)置的第一速率，存儲(chǔ)所述第一輸出和所述第二輸出的值，所述裝置進(jìn)一步包括：

20.根據(jù)權(quán)利要求19所述的裝置，其中所述正弦波值發(fā)生器包括坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)cordic，所述坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)cordic被配置為針對(duì)期望的正弦波的某些角度生成所述替代值。

21.根據(jù)權(quán)利要求12所述的裝置，其中每個(gè)信號(hào)處理網(wǎng)絡(luò)的所述第二輸出是數(shù)字正弦波信號(hào)的數(shù)字值。

22.根據(jù)權(quán)利要求21所述的裝置，其中每個(gè)信號(hào)處理網(wǎng)絡(luò)的所述第一輸出是另一數(shù)字正弦波信號(hào)的數(shù)字值，所述另一數(shù)字正弦波信號(hào)與所述數(shù)字正弦波信號(hào)具有相同的頻率，但在相位上偏移。

技術(shù)總結(jié)
本公開的實(shí)施例涉及遞歸正弦波合成器的高吞吐量并行架構(gòu)。第一乘法器將第一輸入與第一系數(shù)相乘，并且第一加法器將第二輸入與第一乘法器的輸出求和以生成第一輸出。第二乘法器將第三輸入與第二系數(shù)相乘，第三乘法器將第四輸入與第三系數(shù)相乘，并且第二加法器將第二和第三乘法器的輸出求和以生成第二輸出。從第一輸出導(dǎo)出第二和第三輸入，并且從第二輸出導(dǎo)出第一和第四輸入。第一和第二輸出分別生成第一和第二數(shù)字正弦波的數(shù)字值。

技術(shù)研發(fā)人員：A·巴爾,R·辛格
受保護(hù)的技術(shù)使用者：意法半導(dǎo)體國(guó)際有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6