本發(fā)明屬于軟硬件高效可靠的協(xié)同測(cè)試方法相關(guān)，具體涉及一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法。

背景技術(shù)：

1、在進(jìn)行fpga卡收發(fā)報(bào)文的測(cè)試時(shí)，首先需要軟件應(yīng)用程序初始化收發(fā)包隊(duì)列。接著，軟件應(yīng)用程序負(fù)責(zé)發(fā)送報(bào)文，通過pcie協(xié)議與fpga卡進(jìn)行數(shù)據(jù)交換。fpga卡利用rtl邏輯將報(bào)文從tx發(fā)送端發(fā)出，隨后rx端接收?qǐng)?bào)文，并再次通過rtl邏輯處理后，通過pcie協(xié)議將報(bào)文傳回給軟件應(yīng)用程序。然而，在這一過程中，我們難以高效地指定不同的報(bào)文協(xié)議類型、報(bào)文長(zhǎng)度、報(bào)文數(shù)量以及發(fā)包速率來進(jìn)行發(fā)包測(cè)試；同時(shí)，也無法準(zhǔn)確地定位和驗(yàn)證報(bào)文的完整性。隨著軟硬件協(xié)同設(shè)計(jì)需求的不斷增長(zhǎng)，傳統(tǒng)的測(cè)試方法因其效率低下，已無法滿足現(xiàn)代系統(tǒng)的要求。因此，迫切需要一種新的測(cè)試方法來提升軟硬件交互的可靠性和效率。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，以解決上述背景技術(shù)中提出的難以高效地指定不同的報(bào)文協(xié)議類型、報(bào)文長(zhǎng)度、報(bào)文數(shù)量以及發(fā)包速率來進(jìn)行發(fā)包測(cè)試；同時(shí)，也無法準(zhǔn)確地定位和驗(yàn)證報(bào)文的完整性問題。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

3、一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，方法步驟如下：

4、步驟一：利用quartus軟件編譯硬件代碼，從而生成二進(jìn)制文件；

5、步驟二：將生成的bin文件燒錄至fpga開發(fā)板的閃存中；

6、步驟三：在系統(tǒng)中安裝fpga開發(fā)板的內(nèi)核驅(qū)動(dòng)程序；

7、步驟四：安裝fpga開發(fā)板所需的依賴庫(kù)；

8、步驟五：將fpga開發(fā)板與vfio驅(qū)動(dòng)程序綁定，以便實(shí)現(xiàn)軟硬件之間的高效交互；

9、步驟六：編譯并執(zhí)行軟件代碼，該軟件代碼主要負(fù)責(zé)初始化接收和發(fā)送隊(duì)列、處理中斷、生成報(bào)文、封裝和解封裝報(bào)文以及執(zhí)行軟件校驗(yàn)功能。

10、優(yōu)選的，在步驟一中，quartus工具用于編譯硬件代碼，并自動(dòng)產(chǎn)生bin文件，在此過程中，硬件計(jì)算報(bào)文校驗(yàn)值、將校驗(yàn)值填充到報(bào)文中、深度解析報(bào)文協(xié)議、計(jì)算報(bào)文長(zhǎng)度以及使用特定算法計(jì)算校驗(yàn)值的操作，均被自動(dòng)添加到bin文件中，這些信息包括校驗(yàn)值、報(bào)文長(zhǎng)度、協(xié)議類型，都會(huì)被整合進(jìn)描述符中。

11、優(yōu)選的，步驟二涉及將bin文件燒錄到fpga開發(fā)板的閃存中。一旦開發(fā)板上電，它將自動(dòng)從閃存中加載bin文件并開始運(yùn)行。

12、優(yōu)選的，步驟三和步驟四涉及l(fā)inux內(nèi)核對(duì)fpga開發(fā)板的識(shí)別和加載。

13、優(yōu)選的，步驟五是將fpga開發(fā)板與vfio驅(qū)動(dòng)程序綁定，vfio驅(qū)動(dòng)程序是實(shí)現(xiàn)軟硬件交互的關(guān)鍵通用驅(qū)動(dòng)。

14、優(yōu)選的，步驟六中，編譯并運(yùn)行軟件代碼，該軟件代碼主要由幾個(gè)關(guān)鍵部分組成：初始化接收和發(fā)送隊(duì)列、中斷處理、報(bào)文生成器、發(fā)包裝置、收包裝置以及軟件校驗(yàn)?zāi)K。

15、與現(xiàn)有技術(shù)相比，本發(fā)明提供了一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，具備以下有益效果：

16、提高測(cè)試效率：通過軟硬件協(xié)同測(cè)試，可以實(shí)現(xiàn)更快速的測(cè)試流程，尤其是在處理算法復(fù)雜度較高的設(shè)計(jì)時(shí)，相比純軟件仿真，軟硬件協(xié)同仿真可以顯著減少測(cè)試時(shí)間；

17、增強(qiáng)測(cè)試可靠性：集成在硬件中的報(bào)文校驗(yàn)?zāi)K以及軟件中的相應(yīng)校驗(yàn)功能，可以確保數(shù)據(jù)在傳輸和處理過程中的完整性，減少因報(bào)文錯(cuò)誤導(dǎo)致的定位問題；

18、提升系統(tǒng)開發(fā)速度：這種測(cè)試方法支持復(fù)雜系統(tǒng)的快速開發(fā)和部署，因?yàn)樗軌蛟谠O(shè)計(jì)早期發(fā)現(xiàn)潛在的問題，從而加快產(chǎn)品上市的時(shí)間；

19、降低測(cè)試成本：通過自動(dòng)化測(cè)試流程和提高測(cè)試覆蓋率，可以減少手動(dòng)測(cè)試的需求，從而降低長(zhǎng)期的測(cè)試維護(hù)成本；

20、適用于多種測(cè)試場(chǎng)景：這種測(cè)試方法不僅適用于fpga設(shè)計(jì)驗(yàn)證，還可以擴(kuò)展到其他需要高速數(shù)據(jù)交互的系統(tǒng)測(cè)試中，提供了一種靈活的測(cè)試解決方案；

21、支持先進(jìn)的測(cè)試技術(shù)：隨著pcie技術(shù)的發(fā)展，這種測(cè)試方法可以支持更高版本的pcie接口測(cè)試，確保硬件設(shè)計(jì)能夠滿足最新的通信標(biāo)準(zhǔn)要求；

22、綜上所述，基于fpga-pcie的軟硬件協(xié)同測(cè)試方法通過提高測(cè)試效率、可靠性和適應(yīng)性，為硬件設(shè)計(jì)和驗(yàn)證提供了一個(gè)強(qiáng)有力的工具，有助于推動(dòng)相關(guān)領(lǐng)域技術(shù)的快速發(fā)展和創(chuàng)新。

技術(shù)特征：

1.一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：方法步驟如下：

2.根據(jù)權(quán)利要求1所述的一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：在步驟一中，quartus工具用于編譯硬件代碼，并自動(dòng)產(chǎn)生bin文件，在此過程中，硬件計(jì)算報(bào)文校驗(yàn)值、將校驗(yàn)值填充到報(bào)文中、深度解析報(bào)文協(xié)議、計(jì)算報(bào)文長(zhǎng)度以及使用特定算法計(jì)算校驗(yàn)值的操作，均被自動(dòng)添加到bin文件中，這些信息包括校驗(yàn)值、報(bào)文長(zhǎng)度、協(xié)議類型，都會(huì)被整合進(jìn)描述符中。

3.根據(jù)權(quán)利要求1所述的一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：步驟二涉及將bin文件燒錄到fpga開發(fā)板的閃存中。一旦開發(fā)板上電，它將自動(dòng)從閃存中加載bin文件并開始運(yùn)行。

4.根據(jù)權(quán)利要求1所述的一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：步驟三和步驟四涉及l(fā)inux內(nèi)核對(duì)fpga開發(fā)板的識(shí)別和加載。

5.根據(jù)權(quán)利要求1所述的一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：步驟五是將fpga開發(fā)板與vfio驅(qū)動(dòng)程序綁定，vfio驅(qū)動(dòng)程序是實(shí)現(xiàn)軟硬件交互的關(guān)鍵通用驅(qū)動(dòng)。

6.根據(jù)權(quán)利要求1所述的一種基于fpga-pcie的軟硬件高效可靠的協(xié)同測(cè)試方法，其特征在于：步驟六中，編譯并運(yùn)行軟件代碼，該軟件代碼主要由幾個(gè)關(guān)鍵部分組成：初始化接收和發(fā)送隊(duì)列、中斷處理、報(bào)文生成器、發(fā)包裝置、收包裝置以及軟件校驗(yàn)?zāi)K。

技術(shù)總結(jié)
本發(fā)明公開一種基于FPGA?PCIe的軟硬件高效可靠的協(xié)同測(cè)試方法，旨在解決現(xiàn)有測(cè)試方法效率低、可靠性不足的問題，該方法通過以下步驟實(shí)現(xiàn)：利用Quartus軟件編譯硬件代碼并生成bin文件；將bin文件燒錄至FPGA開發(fā)板；安裝內(nèi)核驅(qū)動(dòng)和依賴庫(kù)；通過vfio驅(qū)動(dòng)綁定FPGA；軟件代碼初始化隊(duì)列、處理中斷、生成并校驗(yàn)報(bào)文，具體流程包括硬件計(jì)算報(bào)文校驗(yàn)值、軟件生成和接收?qǐng)?bào)文的高效交互，確保數(shù)據(jù)包的完整性。本發(fā)明通過軟硬件深度結(jié)合，提升了測(cè)試的靈活性、可靠性和效率，適用于高速數(shù)據(jù)交互場(chǎng)景的測(cè)試，尤其在FPGA設(shè)計(jì)驗(yàn)證與系統(tǒng)級(jí)應(yīng)用中具有顯著優(yōu)勢(shì)，支持復(fù)雜系統(tǒng)的快速開發(fā)和部署。

技術(shù)研發(fā)人員：陳闖,孫年華,李楓,褚鵬鴻
受保護(hù)的技術(shù)使用者：南京林芯系統(tǒng)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/23