本發(fā)明屬于數(shù)字ldo設計的，尤其涉及一種可參數(shù)化配置的數(shù)字ldo自動生成方法及裝置。

背景技術：

1、數(shù)字ldo(digital?ldo，dldo)由于其低電壓工作能力和良好的工藝可擴展性而備受關注；相較于傳統(tǒng)模擬ldo(analog?ldo，aldo)，數(shù)字ldo在相同負載電流的情況下需要的功率管面積更小，并且穩(wěn)定性問題更少；雖然存在穩(wěn)態(tài)紋波和較低的電源抑制比的缺點，仍然在數(shù)字電路的高效率電源管理系統(tǒng)中得到廣泛應用，實現(xiàn)數(shù)字電路的細粒度供電。

2、傳統(tǒng)數(shù)字ldo由時鐘控制電壓比較器，雙向移位寄存器和pmos開關陣列組成。輸出電壓vout與參考電壓vref通過時鐘控制比較器完成比較，將比較結果輸出至雙向移位寄存器，控制雙向移位寄存器的移位方向，輸出數(shù)字0或1；從而每次打開或關閉pmos陣列中的一個pmos，調節(jié)輸出電壓。pmos陣列由尺寸一致的pmos管組成，導通時處于線性區(qū)，關閉時處于截止區(qū)。

3、現(xiàn)階段絕大部分ldo設計均采用定制化設計方法，按照數(shù)?；旌显O計流程，根據(jù)用戶的需求設計電路原理圖和版圖，當設計需求發(fā)生變化時，需要重新進行設計和仿真驗證。

4、對于設計需求相近的數(shù)字ldo電路，傳統(tǒng)的定制化設計方法，需要反復仿真驗證和修改原理圖版圖，周期長成本高。如，目前的電路設計通常采用定制化設計方法是：確定電路規(guī)格要求—>架構設計，選擇合適的電路架構—>原理圖設計—>仿真—>根據(jù)仿真結果修改原理圖—>版圖設計—>drc/lvs—>寄生提取pex—>版圖后仿真—>根據(jù)后仿真結果修改原理圖和版圖—>導出gds文件。

技術實現(xiàn)思路

1、本發(fā)明的目的是提供一種可參數(shù)化配置的數(shù)字ldo自動生成裝置，在相同的架構下實現(xiàn)參數(shù)可配置的數(shù)字ldo，并能夠根據(jù)輸入的設計參數(shù)實現(xiàn)相同架構數(shù)字ldo電路和版圖的自動生成，大幅減少電路的設計時間，實現(xiàn)敏捷設計。

2、為解決上述問題，本發(fā)明的技術方案為：

3、一種可參數(shù)化配置的數(shù)字ldo自動生成裝置，包括：

4、給定的數(shù)字ldo架構，所述數(shù)字ldo架構包括控制邏輯結構及模擬拓撲結構；

5、模板化模塊，用于對數(shù)字ldo架構進行模板化，得到包括控制邏輯代碼模板、數(shù)字ldo網(wǎng)表文件模板、數(shù)字綜合腳本模板及數(shù)字后端自動布局布線腳本模板在內的模板；

6、數(shù)字控制邏輯自動生成模塊，用于基于給定的數(shù)字ldo架構的控制邏輯結構，配置控制邏輯的參數(shù)，并將參數(shù)傳遞至控制邏輯代碼模板、數(shù)字綜合腳本模板及數(shù)字后端自動布局布線腳本模板中，自動生成數(shù)字控制邏輯的網(wǎng)表文件和版圖文件；

7、數(shù)字ldo自動生成模塊，用于基于給定的數(shù)字ldo架構的模擬拓撲結構，配置數(shù)字ldo架構中的模擬參數(shù)，得到相應的模擬單元；將模擬單元與數(shù)字控制邏輯的網(wǎng)表文件進行組合，生成數(shù)字ldo的網(wǎng)表文件；采用模擬單元的版圖文件與數(shù)字控制邏輯的版圖文件按拼接規(guī)則進行版圖組合，得到數(shù)字ldo的版圖文件；

8、其中，所述數(shù)字ldo架構的控制邏輯結構包括計數(shù)器、序列檢測器及移位控制邏輯，所述計數(shù)器的輸入連接時鐘信號，輸出連接所述移位控制邏輯；所述序列檢測器的輸入連接時鐘信號，輸出連接所述移位控制邏輯，控制數(shù)字ldo進入粗環(huán)邏輯或細環(huán)邏輯；

9、所述模板化模塊對所述計數(shù)器、序列檢測器及移位控制邏輯采用verilog代碼設計，生成控制邏輯verilog模板。

10、根據(jù)本發(fā)明一實施例，所述數(shù)字控制邏輯自動生成模塊對移位控制邏輯的控制信號位寬，計數(shù)器的計數(shù)閾值以及序列檢測器可檢測的序列進行參數(shù)配置，將配置的參數(shù)傳遞至控制邏輯verilog模板中，得到數(shù)字控制邏輯的verilog代碼。

11、根據(jù)本發(fā)明一實施例，所述數(shù)字控制邏輯自動生成模塊調用所述模板化模塊中的數(shù)字綜合腳本模板，將數(shù)字邏輯verilog代碼轉換為數(shù)字控制邏輯門極網(wǎng)表，并結合數(shù)字ldo網(wǎng)表文件模板，生成數(shù)字控制邏輯網(wǎng)表文件；

12、調用數(shù)字后端自動布局布線腳本模板，將數(shù)字控制邏輯門極網(wǎng)表轉換為數(shù)字控制邏輯版圖文件。

13、根據(jù)本發(fā)明一實施例，所述數(shù)字ldo架構的模擬拓撲結構包括時鐘控制比較器、兩組pmos開關陣列、負載電容及反饋電阻；

14、所述時鐘控制比較器的負相端連接參考電壓，正相端連接由數(shù)字ldo的輸出電壓通過所述反饋電阻分壓的反饋電壓，其輸出端連接控制邏輯結構；所述兩組pmos開關陣列的柵極分別連接控制邏輯結構的粗調環(huán)路、細調環(huán)路；所述負載電容的一端連接輸出電壓，另一端接地；

15、所述數(shù)字ldo自動生成模塊基于所述模擬拓撲結構，對兩組pmos開關陣列的個數(shù)、負載電容的大小、反饋電阻的個數(shù)和分壓比例進行參數(shù)配置，得到相應的模擬單元。

16、根據(jù)本發(fā)明一實施例，所述兩組pmos開關陣列的個數(shù)由數(shù)字ldo的輸入電壓、輸出電壓及最大負載電流決定；

17、所述負載電容的大小由時鐘頻率決定；

18、所述反饋分壓電阻的個數(shù)和分壓比例由數(shù)字ldo的輸入電壓、輸出電壓和參看電壓決定。

19、根據(jù)本發(fā)明一實施例，所述數(shù)字ldo自動生成模塊將模擬單元的版圖文件與數(shù)字控制邏輯的版圖文件按引腳對齊的拼接規(guī)則進行版圖組合，得到數(shù)字ldo的版圖文件。

20、一種可參數(shù)化配置的數(shù)字ldo自動生成方法，包括：

21、獲取給定的數(shù)字ldo架構，所述數(shù)字ldo架構包括控制邏輯結構及模擬拓撲結構；

22、對數(shù)字ldo架構進行模板化，得到包括控制邏輯代碼模板、數(shù)字ldo網(wǎng)表文件模板、數(shù)字綜合腳本模板及數(shù)字后端自動布局布線腳本模板在內的模板；

23、基于給定的數(shù)字ldo架構的控制邏輯結構，配置控制邏輯結構的控制邏輯參數(shù)，并將參數(shù)傳遞至控制邏輯代碼模板、數(shù)字綜合腳本模板及數(shù)字后端自動布局布線腳本模板中，自動生成數(shù)字控制邏輯的網(wǎng)表文件和版圖文件；

24、基于給定的數(shù)字ldo架構的模擬拓撲結構，配置數(shù)字ldo架構中的模擬參數(shù)，得到相應的模擬單元；將模擬單元與數(shù)字控制邏輯的網(wǎng)表文件進行組合，生成數(shù)字ldo的網(wǎng)表文件；

25、將模擬單元的版圖文件與數(shù)字控制邏輯的版圖文件按拼接規(guī)則進行版圖組合，得到數(shù)字ldo的版圖文件。

26、根據(jù)本發(fā)明一實施例，所述自動生成數(shù)字控制邏輯的網(wǎng)表文件和版圖文件進一步包括：

27、對數(shù)字ldo基本架構中控制邏輯的控制信號位寬進行參數(shù)配置，將配置的參數(shù)傳遞至控制邏輯代碼模板中，得到控制邏輯代碼；其中，配置的參數(shù)包括pmos陣列的位數(shù)；

28、將控制邏輯代碼應用于數(shù)字綜合腳本模板，自動生成數(shù)字控制邏輯門極網(wǎng)表，并結合數(shù)字ldo網(wǎng)表文件模板，生成數(shù)字控制邏輯網(wǎng)表文件；

29、將數(shù)字控制邏輯門極網(wǎng)表應用于數(shù)字后端自動布局布線腳本模板中，自動生成數(shù)字控制邏輯版圖文件。

30、根據(jù)本發(fā)明一實施例，所述數(shù)字ldo架構的控制邏輯結構包括計數(shù)器、序列檢測器及移位控制邏輯，所述計數(shù)器的輸入連接時鐘信號，輸出連接所述移位控制邏輯；所述序列檢測器的輸入連接時鐘信號，輸出連接所述移位控制邏輯，控制數(shù)字ldo進入粗環(huán)邏輯或細環(huán)邏輯；

31、對所述計數(shù)器、序列檢測器及移位控制邏輯采用verilog代碼設計，生成控制邏輯verilog模板；

32、對移位控制邏輯的控制信號位寬，計數(shù)器的計數(shù)閾值以及序列檢測器可檢測的序列進行參數(shù)配置，將配置的參數(shù)傳遞至控制邏輯verilog模板中，得到數(shù)字控制邏輯的verilog代碼；

33、調用數(shù)字綜合腳本模板，將數(shù)字邏輯verilog代碼轉換為數(shù)字控制邏輯門極網(wǎng)表，并結合數(shù)字ldo網(wǎng)表文件模板，生成數(shù)字控制邏輯網(wǎng)表文件；

34、調用數(shù)字后端自動布局布線腳本模板，將數(shù)字控制邏輯門極網(wǎng)表轉換為數(shù)字控制邏輯版圖文件。

35、根據(jù)本發(fā)明一實施例，所述數(shù)字ldo架構的模擬拓撲結構包括時鐘控制比較器、兩組pmos開關陣列、負載電容及反饋電阻；所述時鐘控制比較器的負相端連接參考電壓，正相端連接由數(shù)字ldo的輸出電壓通過所述反饋電阻分壓的反饋電壓，其輸出端連接控制邏輯結構；所述兩組pmos開關陣列的柵極分別連接控制邏輯結構的粗調環(huán)路、細調環(huán)路；所述負載電容的一端連接輸出電壓，另一端接地；

36、基于所述模擬拓撲結構，對兩組pmos開關陣列的個數(shù)、負載電容的大小、反饋電阻的個數(shù)和分壓比例進行參數(shù)配置，得到相應的模擬單元；

37、其中，所述兩組pmos開關陣列的個數(shù)由數(shù)字ldo的輸入電壓、輸出電壓及最大負載電流決定；所述負載電容的大小由時鐘頻率決定；所述反饋分壓電阻的個數(shù)和分壓比例由數(shù)字ldo的輸入電壓、輸出電壓和參看電壓決定。

38、本發(fā)明由于采用以上技術方案，使其與現(xiàn)有技術相比具有以下的優(yōu)點和積極效果：

39、本發(fā)明一實施例中的可參數(shù)化配置的數(shù)字ldo自動生成方法，針對現(xiàn)有的數(shù)字ldo設計方法需要反復仿真驗證和修改原理圖版圖，周期長成本高的問題，基于給定的數(shù)字ldo架構，將數(shù)字ldo電路中可改變的設計參數(shù)進行配置化設計，將可配置的性能參數(shù)與電路設計參數(shù)對應起來，只需輸入指定的性能參數(shù)即可生成對應的數(shù)字ldo網(wǎng)表文件和版圖文件。大幅減少電路的設計時間，實現(xiàn)敏捷設計。