本發(fā)明涉及電子設計自動化，尤其涉及一種fpga電路中的靜態(tài)時序分析方法、裝置、設備及介質。

背景技術：

1、在集成電路設計中，每個不同階段都需要對設計進行時序檢查，以保證所設計的電路滿足預定的時序要求。靜態(tài)時序分析(static?timing?analysis，sta)是在不執(zhí)行仿真的情況下預估電路預期時序的方法。

2、在現有技術中，現場可編程門陣列(field-programmable?gate?array，fpga)電路的靜態(tài)時序分析，通常是對fpga電路中的全部器件進行完整分析。但是，在遇到較大電路器件時，由于較大電路器件的路徑復雜，導致綜合分析需要花費較多時間，影響時序分析速率。

3、因此，簡化較大器件的時序分析是亟待解決的問題。

技術實現思路

1、本發(fā)明提供了一種fpga電路中的靜態(tài)時序分析方法、裝置、設備及介質，以簡化fpga電路中較大設計器件的靜態(tài)時序分析，達到快速時序分析目的，避免內存占用過大。

2、根據本發(fā)明的一方面，提供了一種fpga電路中的靜態(tài)時序分析方法，該方法包括：

3、獲取fpga電路設計中的網表；

4、根據所述網表，確定當前電路器件滿足預設黑盒處理條件時，將所述當前電路器件作為黑盒器件；

5、獲取黑盒器件的端口連接文件，并根據所述端口連接文件確定所述黑盒器件的連接關系；

6、根據所述連接關系中的輸入接口類型和輸出接口類型，將所述連接關系映射至目標連接類型；

7、獲取與所述目標連接類型對應的鏈路傳輸延時，并根據所述鏈路傳輸延時確定各時序路徑對應的路徑延時；

8、根據各所述路徑延時，確定fpga電路設計是否滿足預期工作要求。

9、根據本發(fā)明的另一方面，提供了一種fpga電路中的靜態(tài)時序分析裝置，該裝置包括：

10、網表獲取模塊，用于獲取fpga電路設計中的網表；

11、黑盒器件確定模塊，用于根據所述網表，確定當前電路器件滿足預設黑盒處理條件時，將所述當前電路器件作為黑盒器件；

12、連接關系確定模塊，用于獲取黑盒器件的端口連接文件，并根據所述端口連接文件確定所述黑盒器件的連接關系；

13、目標連接類型確定模塊，用于根據所述連接關系中的輸入接口類型和輸出接口類型，將所述連接關系映射至目標連接類型；

14、路徑延時確定模塊，用于獲取與所述目標連接類型對應的鏈路傳輸延時，并根據所述鏈路傳輸延時確定各時序路徑對應的路徑延時；

15、電路設計檢測模塊，用于根據各所述路徑延時，確定fpga電路設計是否滿足預期工作要求。

16、根據本發(fā)明的另一方面，提供了一種電子設備，所述電子設備包括：

17、至少一個處理器；以及

18、與所述至少一個處理器通信連接的存儲器；其中，

19、所述存儲器存儲有可被所述至少一個處理器執(zhí)行的計算機程序，所述計算機程序被所述至少一個處理器執(zhí)行，以使所述至少一個處理器能夠執(zhí)行本發(fā)明任一實施例所述的fpga電路中的靜態(tài)時序分析方法。

20、根據本發(fā)明的另一方面，提供了一種計算機可讀存儲介質，所述計算機可讀存儲介質存儲有計算機指令，所述計算機指令用于使處理器執(zhí)行時實現本發(fā)明任一實施例所述的fpga電路中的靜態(tài)時序分析方法。

21、根據本發(fā)明的另一方面，提供了一種計算機程序產品，包括計算機程序，所述計算機程序在被處理器執(zhí)行時實現本發(fā)明任一實施例所述的fpga電路中的靜態(tài)時序分析方法。

22、本發(fā)明實施例的技術方案，通過獲取fpga電路設計中的網表；根據網表，確定當前電路器件滿足預設黑盒處理條件時，將當前電路器件作為黑盒器件；獲取黑盒器件的端口連接文件，并根據端口連接文件確定黑盒器件的連接關系；根據連接關系中的輸入接口類型和輸出接口類型，將連接關系映射至目標連接類型；獲取與目標連接類型對應的鏈路傳輸延時，并根據鏈路傳輸延時確定各時序路徑對應的路徑延時；根據各路徑延時，確定fpga電路設計是否滿足預期工作要求，解決了fpga電路靜態(tài)時序分析時遇到較大電路器件時序分析資源消耗大的問題，通過將fpga電路中的較大設計器件簡化為黑盒進行處理，可以簡化靜態(tài)時序分析，達到快速時序分析目的，避免內存占用過大。

23、應當理解，本部分所描述的內容并非旨在標識本發(fā)明的實施例的關鍵或重要特征，也不用于限制本發(fā)明的范圍。本發(fā)明的其它特征將通過以下的說明書而變得容易理解。

技術特征：

1.一種fpga電路中的靜態(tài)時序分析方法，其特征在于，包括：

2.根據權利要求1所述的方法，其特征在于，根據所述網表，確定當前電路器件滿足預設黑盒處理條件時，將所述當前電路器件作為黑盒器件，包括：

3.根據權利要求1所述的方法，其特征在于，根據所述網表，確定當前電路器件滿足預設黑盒處理條件時，將所述當前電路器件作為黑盒器件，包括：

4.根據權利要求1所述的方法，其特征在于，根據所述連接關系中的輸入接口類型和輸出接口類型，將所述連接關系映射至目標連接類型，包括：

5.根據權利要求1所述的方法，其特征在于，根據各所述路徑延時，確定fpga電路設計是否滿足預期工作要求，包括：

6.根據權利要求1所述的方法，其特征在于，根據所述網表，確定當前電路器件滿足預設黑盒處理條件時，將所述當前電路器件作為黑盒器件，包括：

7.根據權利要求6所述的方法，其特征在于，還包括：

8.一種fpga電路中的靜態(tài)時序分析裝置，其特征在于，包括：

9.一種電子設備，其特征在于，所述電子設備包括：

10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質存儲有計算機指令，所述計算機指令用于使處理器執(zhí)行時實現權利要求1-7中任一項所述的fpga電路中的靜態(tài)時序分析方法。

技術總結
本發(fā)明實施例公開了一種FPGA電路中的靜態(tài)時序分析方法、裝置、設備及介質。該方法包括：獲取FPGA電路設計中的網表；根據網表，確定當前電路器件滿足預設黑盒處理條件時，將當前電路器件作為黑盒器件；獲取黑盒器件的端口連接文件，并根據端口連接文件確定黑盒器件的連接關系；根據連接關系中的輸入接口類型和輸出接口類型，將連接關系映射至目標連接類型；獲取與目標連接類型對應的鏈路傳輸延時，并根據鏈路傳輸延時確定各時序路徑對應的路徑延時；根據各路徑延時，確定FPGA電路設計是否滿足預期工作要求。通過將FPGA電路中的較大設計器件簡化為黑盒進行處理，可以簡化靜態(tài)時序分析，達到快速時序分析目的，避免內存占用過大。

技術研發(fā)人員：楊鑫鈺,黃侃,鄒炎
受保護的技術使用者：上海思爾芯技術股份有限公司
技術研發(fā)日：
技術公布日：2025/1/9