本發(fā)明涉及一種用于板卡上芯片工作異常時恢復(fù)的裝置及方法。

背景技術(shù)：

1、在航天、航海、無人機等使用環(huán)境較為惡劣且維修不便的情況下，各種電子設(shè)備一旦出現(xiàn)故障，則很難實現(xiàn)現(xiàn)場維修更換。同時在日常使用時，這些使用環(huán)境下的電子設(shè)備上，某些非主處理器的外圍芯片，由于環(huán)境條件影響或生產(chǎn)工藝等原因，也偶爾會出現(xiàn)芯片初始化異常，導(dǎo)致芯片無法正常工作的現(xiàn)象。這種芯片在出廠測試過程中，很難做到100％的篩選剔除。而使用中如果出現(xiàn)外圍芯片初始化異常的情況，則只能由人工進行整體電子設(shè)備斷電重啟，導(dǎo)致變相提高了操作人員的工作量。而且有時單個外圍芯片出現(xiàn)故障時，實際上并不會導(dǎo)致整個電子設(shè)備完全無法使用，但目前無法有效地排除單個外圍芯片來繼續(xù)運行整個電子設(shè)備，致使單個外圍芯片影響整體設(shè)備的運行。

技術(shù)實現(xiàn)思路

1、為了解決目前電子設(shè)備的外圍芯片初始化異常時需人工手動斷電重啟，且單個外圍芯片可能影響整體電子設(shè)備運行的技術(shù)問題。本發(fā)明提供一種在外圍芯片初始化不正常的情況下，能夠自動恢復(fù)或跳過不正常外圍芯片繼續(xù)使用的用于板卡上芯片工作異常時恢復(fù)的裝置及方法。

2、為了實現(xiàn)上述技術(shù)目的，本發(fā)明的技術(shù)方案是，

3、一種用于板卡上芯片工作異常時恢復(fù)的裝置，包括安裝在板卡上的主處理器、至少一個外圍芯片、電源芯片和電源芯片控制器。所述的主處理器分別通信連接至外圍芯片和電源芯片控制器，所述的電源芯片控制器通信連接至電源芯片以控制電源芯片供電，所述的外圍芯片為主處理器在運行程序時所需調(diào)用的功能性芯片，各外圍芯片分別電連接至電源芯片以獲得電力，所述的電源芯片電連接至用于供電的電源。

4、所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，所述的電源芯片是專門為外圍芯片進行供電的獨立電源芯片，或電源芯片的每個獨立電源輸出引腳分別單獨連接至單個外圍芯片。

5、所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，所述的電源芯片控制器為fpga，所述的fpga通過io引腳連接至電源芯片的使能引腳以控制電源芯片供電。

6、所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，所述的fpga通過包括io、lbc、spi或i2c在內(nèi)的任一通信接口連接至主處理器。

7、一種用于板卡上芯片工作異常時恢復(fù)的方法，采用所述的裝置，包括以下步驟：

8、步驟1，板卡上電時，按照先主處理器后其他芯片的順序來上電，并開始執(zhí)行程序。

9、步驟2，主處理器在各個外圍芯片上電時檢查外圍芯片狀態(tài)，如果外圍芯片狀態(tài)正常，則加載外圍芯片驅(qū)動。當某一外圍芯片狀態(tài)不正常時，則主處理器進一步判斷當前是否滿足該外圍芯片復(fù)位條件。當滿足時，則主處理器發(fā)送信息至電源芯片控制器，以控制電源芯片控制器來使電源芯片給該外圍芯片斷電復(fù)位后重新上電，然后返回檢查外圍芯片狀態(tài)的步驟循環(huán)執(zhí)行。當不滿足時，則不再加載該外圍芯片驅(qū)動，從而跳過該外圍芯片并繼續(xù)執(zhí)行程序。

10、所述的一種用于板卡上芯片工作異常時恢復(fù)的方法，所述的步驟2中，檢查外圍芯片狀態(tài)，是通過讀取外圍芯片的狀態(tài)寄存器來實現(xiàn)。

11、所述的一種用于板卡上芯片工作異常時恢復(fù)的方法，所述的步驟2中，外圍芯片的復(fù)位條件是通過比較外圍芯片當前復(fù)位計數(shù)值與預(yù)設(shè)閾值來實現(xiàn)的，當復(fù)位計數(shù)值不大于預(yù)設(shè)閾值時，則主處理器發(fā)送信息至電源芯片控制器，以控制電源芯片控制器來使電源芯片給外圍芯片斷電復(fù)位后重新上電，同時復(fù)位計數(shù)值加1。當復(fù)位計數(shù)值大于預(yù)設(shè)閾值時，則不再加載該外圍芯片驅(qū)動，從而跳過該外圍芯片并繼續(xù)執(zhí)行程序。

12、本發(fā)明的技術(shù)效果在于，本發(fā)明在外圍芯片工作異常時，不需要人工干預(yù)，設(shè)備自動處理對芯片進行恢復(fù)。能夠較好的適配在航天、深海、無人機等不適合進行人工進行芯片替換的環(huán)境。本發(fā)明有效保障了板卡的可靠性，為關(guān)鍵芯片在極端情況下失效再恢復(fù)提供了有效的保障方法。本發(fā)明也能在單個外圍芯片初始化失敗次數(shù)過多的情況下，使板卡其它功能正常運行，不會引起設(shè)備整體失效。且考慮到上電復(fù)位為最根本的復(fù)位方式，本發(fā)明所采用的上電復(fù)位對外圍芯片進行復(fù)位，可以避免某些芯片無法使用復(fù)位引腳進行復(fù)位的情況。且本發(fā)明在上電啟動過程中出現(xiàn)外圍芯片初始化失敗時，不需進行整體設(shè)備重新上電復(fù)位，有效地節(jié)省了啟動時間。

技術(shù)特征：

1.一種用于板卡上芯片工作異常時恢復(fù)的裝置，其特征在于，包括安裝在板卡上的主處理器、至少一個外圍芯片、電源芯片和電源芯片控制器；所述的主處理器分別通信連接至外圍芯片和電源芯片控制器，所述的電源芯片控制器通信連接至電源芯片以控制電源芯片供電，所述的外圍芯片為主處理器在運行程序時所需調(diào)用的功能性芯片，各外圍芯片分別電連接至電源芯片以獲得電力，所述的電源芯片電連接至用于供電的電源。

2.根據(jù)權(quán)利要求1所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，其特征在于，所述的電源芯片是專門為外圍芯片進行供電的獨立電源芯片，或電源芯片的每個獨立電源輸出引腳分別單獨連接至單個外圍芯片。

3.根據(jù)權(quán)利要求1所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，其特征在于，所述的電源芯片控制器為fpga，所述的fpga通過io引腳連接至電源芯片的使能引腳以控制電源芯片供電。

4.根據(jù)權(quán)利要求3所述的一種用于板卡上芯片工作異常時恢復(fù)的裝置，其特征在于，所述的fpga通過包括io、lbc、spi或i2c在內(nèi)的任一通信接口連接至主處理器。

5.一種用于板卡上芯片工作異常時恢復(fù)的方法，其特征在于，采用如權(quán)利要求1-4任一所述的裝置，包括以下步驟：

6.根據(jù)權(quán)利要求5所述的一種用于板卡上芯片工作異常時恢復(fù)的方法，其特征在于，所述的步驟2中，檢查外圍芯片狀態(tài)，是通過讀取外圍芯片的狀態(tài)寄存器來實現(xiàn)。

7.根據(jù)權(quán)利要求5所述的一種用于板卡上芯片工作異常時恢復(fù)的方法，其特征在于，所述的步驟2中，外圍芯片的復(fù)位條件是通過比較外圍芯片當前復(fù)位計數(shù)值與預(yù)設(shè)閾值來實現(xiàn)的，當復(fù)位計數(shù)值不大于預(yù)設(shè)閾值時，則主處理器發(fā)送信息至電源芯片控制器，以控制電源芯片控制器來使電源芯片給外圍芯片斷電復(fù)位后重新上電，同時復(fù)位計數(shù)值加1；當復(fù)位計數(shù)值大于預(yù)設(shè)閾值時，則不再加載該外圍芯片驅(qū)動，從而跳過該外圍芯片并繼續(xù)執(zhí)行程序。

技術(shù)總結(jié)
本發(fā)明公開了一種用于板卡上芯片工作異常時恢復(fù)的裝置及方法，板卡上電時，按照先主處理器后其他芯片的順序來上電，并開始執(zhí)行程序。主處理器在各個外圍芯片上電時檢查外圍芯片狀態(tài)，如果外圍芯片狀態(tài)正常，則加載外圍芯片驅(qū)動；當某一外圍芯片狀態(tài)不正常時，則主處理器進一步判斷當前是否滿足該外圍芯片復(fù)位條件；當滿足時，則主處理器發(fā)送信息至電源芯片控制器，以控制電源芯片控制器來使電源芯片給該外圍芯片斷電復(fù)位后重新上電，然后返回檢查外圍芯片狀態(tài)的步驟循環(huán)執(zhí)行；當不滿足時，則不再加載該外圍芯片驅(qū)動，從而跳過該外圍芯片并繼續(xù)執(zhí)行程序。本發(fā)明在外圍芯片工作異常時，不需要人工干預(yù)，設(shè)備自動處理對芯片進行恢復(fù)。

技術(shù)研發(fā)人員：譚昌盛,楊黎明,胡永峰,簡楹,王元圓
受保護的技術(shù)使用者：長沙湘計海盾科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9