本發(fā)明涉及集成電路，具體涉及一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法。

背景技術(shù)：

1、隨著集成電路規(guī)模、頻率、性能的提升，功耗也相應(yīng)變大，導(dǎo)致電源系統(tǒng)和信號(hào)完整性設(shè)計(jì)難度增大。尤其是在大功耗負(fù)載場(chǎng)景中，快速的電流變化率(di/dt)所帶來的電壓尖峰或跌落問題尤為突出，容易導(dǎo)致芯片功能失效，如電源噪聲、串?dāng)_、電磁干擾(emi)等問題，甚至可能影響芯片的使用壽命，如引起局部過熱或過壓損害。

2、傳統(tǒng)的芯片級(jí)電源解決方案，如簡(jiǎn)單的線性穩(wěn)壓器，基本的開關(guān)電源，往往難以有效應(yīng)對(duì)快速的電流變化率所引起的電壓尖峰或者跌落，從而導(dǎo)致芯片功能失效(電源噪聲、串?dāng)_、emi等)，甚至是影響使用壽命(局部過熱、過壓損害等影響)。同樣的，在芯片設(shè)計(jì)流程中，電流變化率(di/dt)對(duì)后端的電源網(wǎng)絡(luò)相關(guān)設(shè)計(jì)(pi、si)和封裝設(shè)計(jì)也都帶來了挑戰(zhàn)。

3、鑒于此，需要一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，從芯片自身設(shè)計(jì)就降低di/dt，也就是降低了電流突變，從而減小電流突變瞬時(shí)效應(yīng)影響。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明提供了一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，能夠降低電流變化率以減小電流突變瞬時(shí)效應(yīng)的影響，提高芯片功能穩(wěn)定性。

2、第一方面，本發(fā)明提供了一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，方法包括：在目標(biāo)芯片的啟動(dòng)階段，逐步開啟各功能系統(tǒng)的時(shí)鐘和復(fù)位；在目標(biāo)芯片的關(guān)閉階段，逐步關(guān)閉各功能系統(tǒng)的時(shí)鐘和復(fù)位；在目標(biāo)芯片的動(dòng)態(tài)運(yùn)行階段，監(jiān)測(cè)第一邏輯電路的第一電流；若第一電流減小，且減小的電流值滿足第一條件時(shí)，開啟第二邏輯電路對(duì)第一電流進(jìn)行等效占位；若第一電流增大，且增大的電流值滿足第二條件時(shí)，關(guān)閉第二邏輯電路。

3、在一種可能的實(shí)現(xiàn)方式中，第一條件為減小的電流值大于第一閾值；第二條件為增大的電流值大于第二閾值。

4、在一種可能的實(shí)現(xiàn)方式中，第一條件為第一電流的下降梯度大于第三閾值；第二條件為第一電流的上升梯度大于第四閾值。

5、第二方面，本發(fā)明提供了一種集成電路芯片，集成電路芯片中部署有軟啟動(dòng)控系統(tǒng)以執(zhí)行一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法；軟啟動(dòng)控制系統(tǒng)中包括復(fù)位管理模塊以及時(shí)鐘管理模塊；復(fù)位管理模塊，用于對(duì)各功能系統(tǒng)的復(fù)位進(jìn)行先后順序和時(shí)間間隔的控制；時(shí)鐘管理模塊，用于對(duì)各功能系統(tǒng)的時(shí)鐘進(jìn)行順序和時(shí)間間隔的控制。

6、在一種可能的實(shí)現(xiàn)方式中，第一邏輯電路為芯片中預(yù)設(shè)的功能系統(tǒng)電路。

7、在一種可能的實(shí)現(xiàn)方式中，集成電路芯片中還包括功耗備份系統(tǒng)；功耗備份系統(tǒng)中包括第二邏輯電路，第二邏輯電路中包括復(fù)用邏輯電路；第二邏輯電路為芯片中除預(yù)設(shè)的功能系統(tǒng)之外的功能系統(tǒng)的電路。

8、在一種可能的實(shí)現(xiàn)方式中，復(fù)用邏輯電路還用于復(fù)用已有邏輯；已有邏輯包括dfx邏輯和未工作電路。

9、在一種可能的實(shí)現(xiàn)方式中，第二邏輯電路包括至少一個(gè)額外備份電路；額外備份電路包括d觸發(fā)器邏輯電路。

10、在一種可能的實(shí)現(xiàn)方式中，功耗備份系統(tǒng)還用于根據(jù)第一電流的變化梯度，控制對(duì)應(yīng)數(shù)量的第二邏輯電路的工作狀態(tài)。

11、第三方面，本發(fā)明提供了一種電子設(shè)備，包括：存儲(chǔ)器和集成電路芯片，存儲(chǔ)器和集成電路芯片之間互相通信連接，存儲(chǔ)器中存儲(chǔ)有指令，集成電路芯片通過執(zhí)行指令，從而執(zhí)行上述第一方面或其對(duì)應(yīng)的任一實(shí)施方式的一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法。

12、第四方面，本發(fā)明提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)指令，計(jì)算機(jī)指令用于使計(jì)算機(jī)執(zhí)行上述第一方面或其對(duì)應(yīng)的任一實(shí)施方式的一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法。

13、本申請(qǐng)?zhí)峁┑募夹g(shù)方案可以包括以下有益效果：

14、本申請(qǐng)的降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，在芯片的啟動(dòng)和關(guān)閉階段，逐步開啟個(gè)功能系統(tǒng)的時(shí)鐘和復(fù)位，通過錯(cuò)開時(shí)間點(diǎn)的方式，使得電流在較長(zhǎng)的時(shí)間內(nèi)進(jìn)行多個(gè)小幅度的緩變，減少了電源系統(tǒng)面臨的瞬時(shí)負(fù)載壓力；在芯片的動(dòng)態(tài)運(yùn)行階段，實(shí)時(shí)監(jiān)測(cè)第一邏輯電路的電流變化，當(dāng)監(jiān)測(cè)到第一邏輯電路的電流減小到小于第一閾值時(shí)，通過開啟第二邏輯電路進(jìn)行電流的等效占位，可以彌補(bǔ)第一邏輯電路電流減小造成的總功耗下降，當(dāng)監(jiān)測(cè)到第一邏輯電路的電流增加到大于第二閾值時(shí)，關(guān)閉第二邏輯電路，以避免第二邏輯電路占用過多功耗；通過第二邏輯電路的開啟和關(guān)閉，使得整體電流相對(duì)穩(wěn)定在某一個(gè)值。上述方案，分別針對(duì)芯片工作過程的兩個(gè)階段，降低對(duì)應(yīng)階段的電流變化率以減小電流突變瞬時(shí)效應(yīng)的影響，提高芯片功能穩(wěn)定性。

技術(shù)特征：

1.一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一條件為所述減小的電流值大于第一閾值；所述第二條件為所述增大的電流值大于第二閾值。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一條件為所述第一電流的下降梯度大于第三閾值；所述第二條件為所述第一電流的上升梯度大于第四閾值。

4.一種集成電路芯片，其特征在于，所述集成電路芯片中部署有軟啟動(dòng)控系統(tǒng)以執(zhí)行如權(quán)利要求1至3任一所述的方法；所述軟啟動(dòng)控制系統(tǒng)中包括復(fù)位管理模塊以及時(shí)鐘管理模塊；

5.根據(jù)權(quán)利要求4所述的芯片，其特征在于，所述第一邏輯電路為所述芯片中預(yù)設(shè)的功能系統(tǒng)電路。

6.根據(jù)權(quán)利要求5所述的芯片，其特征在于，所述集成電路芯片中還包括功耗備份系統(tǒng)；所述功耗備份系統(tǒng)中包括所述第二邏輯電路，所述第二邏輯電路中包括復(fù)用邏輯電路；

7.根據(jù)權(quán)利要求6所述的芯片，其特征在于，所述復(fù)用邏輯電路還用于復(fù)用已有邏輯；所述已有邏輯包括dfx邏輯和未工作電路。

8.根據(jù)權(quán)利要求5所述的芯片，其特征在于，所述第二邏輯電路包括至少一個(gè)額外備份電路；所述額外備份電路包括d觸發(fā)器邏輯電路。

9.根據(jù)權(quán)利要求6所述的芯片，其特征在于，所述功耗備份系統(tǒng)還用于根據(jù)所述第一電流的變化梯度，控制對(duì)應(yīng)數(shù)量的第二邏輯電路的工作狀態(tài)。

10.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)指令，所述計(jì)算機(jī)指令用于使計(jì)算機(jī)執(zhí)行權(quán)利要求1至3中任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，公開了一種降低芯片內(nèi)部電流瞬時(shí)效應(yīng)的方法，方法包括：在目標(biāo)芯片的啟動(dòng)階段，逐步開啟各功能系統(tǒng)的時(shí)鐘和復(fù)位；在目標(biāo)芯片的關(guān)閉階段，逐步關(guān)閉各功能系統(tǒng)的時(shí)鐘和復(fù)位；在目標(biāo)芯片的動(dòng)態(tài)運(yùn)行階段，監(jiān)測(cè)第一邏輯電路的第一電流；若第一電流減小，且減小的電流值滿足第一條件時(shí)，開啟第二邏輯電路對(duì)第一電流進(jìn)行等效占位；若第一電流增大，且增大的電流值滿足第二條件時(shí)，關(guān)閉第二邏輯電路本發(fā)明針對(duì)芯片工作過程的兩個(gè)階段，降低對(duì)應(yīng)階段的電流變化率以減小電流突變瞬時(shí)效應(yīng)的影響，提高芯片功能穩(wěn)定性。

技術(shù)研發(fā)人員：盧書杰,馬樂,苑東朝,寧佐林,寧麗霞,龔曉華
受保護(hù)的技術(shù)使用者：無錫眾星微系統(tǒng)技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2