本技術(shù)涉及電信，特別是涉及一種通信方法、邏輯器、通信系統(tǒng)及可讀存儲介質(zhì)。

背景技術(shù)：

1、在服務(wù)器和網(wǎng)絡(luò)架構(gòu)中，ocp網(wǎng)卡可設(shè)計(jì)支持multihost功能，multihost指同一個服務(wù)器的多個cpu，multihost功能可實(shí)現(xiàn)該網(wǎng)卡同時與多個cpu進(jìn)行通信和數(shù)據(jù)傳輸。其中，ocp是一個旨在推動數(shù)據(jù)中心硬件標(biāo)準(zhǔn)化和開放性的項(xiàng)目，通過制定一系列開放標(biāo)準(zhǔn)，降低數(shù)據(jù)中心的復(fù)雜性和成本，提高設(shè)備的通用性和互操作性。

2、目前，一個ocp網(wǎng)卡可以接2個處理器。當(dāng)ocp網(wǎng)卡向處理器提供網(wǎng)絡(luò)服務(wù)時，需要滿足時鐘同源，才能實(shí)現(xiàn)通信。為了保障時鐘同源，現(xiàn)有的網(wǎng)卡連接拓?fù)浯嬖跀U(kuò)展性較差，即無法支持更多數(shù)量的處理器。

3、綜上所述，如何有效地提升網(wǎng)卡擴(kuò)展性等問題，是目前本領(lǐng)域技術(shù)人員急需解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)的目的是提供一種通信方法、邏輯器、通信系統(tǒng)及可讀存儲介質(zhì)，以實(shí)現(xiàn)網(wǎng)卡支持多個處理器。

2、為解決上述技術(shù)問題，本技術(shù)提供如下技術(shù)方案：

3、一種通信方法，應(yīng)用于服務(wù)器的邏輯器，所述邏輯器位于主板上，所述邏輯器與網(wǎng)卡連接板上的多通道連接器相連接，所述多通道連接器與網(wǎng)卡連接器相連接；在所述主板上，處理器的時鐘信號線通過數(shù)據(jù)選通器連接所述網(wǎng)卡連接板的時鐘連接器，所述時鐘連接器與所述網(wǎng)卡連接器的時鐘信號接口連接，所述邏輯器連接所述數(shù)據(jù)選通器的控制端口；

4、相應(yīng)的，所述方法，包括：

5、接收來自所述多通道連接器的地址信號；

6、解析所述地址信號，得到所述處理器與所述多通道連接器的數(shù)據(jù)通路連接關(guān)系；

7、利用所述數(shù)據(jù)通路連接關(guān)系，確定所述數(shù)據(jù)選通器的選通通路；

8、向所述數(shù)據(jù)選通器發(fā)送連通所述選通通路的控制信號，以便插接在所述網(wǎng)卡連接板上的網(wǎng)卡滿足時鐘同源的通信條件。

9、優(yōu)選地，所述多通道連接器包括處理器地址信號接口，所述邏輯器通過接口擴(kuò)展器與所述處理器地址信號接口相連接；

10、相應(yīng)的，接收來自所述多通道連接器的地址信號，包括：

11、通過所述接口擴(kuò)展器接收所述地址信號。

12、優(yōu)選地，解析所述地址信號，得到所述處理器與所述多通道連接器的數(shù)據(jù)通路連接關(guān)系，包括：

13、解析所述地址信號，得到地址映射值；

14、查詢地址與處理器的映射真值表，得到所述地址映射值對應(yīng)的數(shù)據(jù)通路連接關(guān)系。

15、優(yōu)選地，所述處理器的時鐘信號線為差分信號線，所述差分信號線接入所述數(shù)據(jù)選通器的輸入端，所述數(shù)據(jù)選通器的輸出端連接所述網(wǎng)卡連接器的時鐘信號接口連接；

16、利用所述數(shù)據(jù)通路連接關(guān)系，確定所述數(shù)據(jù)選通器的選通通路，包括：

17、按照所述數(shù)據(jù)通路連接關(guān)系，確定各個所述時鐘連接器待連通的目標(biāo)處理器；

18、將連接所述目標(biāo)處理器的通路，確定為相應(yīng)數(shù)據(jù)選通器的選通通路。

19、優(yōu)選地，還包括：

20、持續(xù)接收地址信號，并對所述地址信號進(jìn)行實(shí)時監(jiān)測；

21、在監(jiān)測到地址信號發(fā)生變化后，解析當(dāng)前地址信號，得到所述處理器與所述多通道連接器的新數(shù)據(jù)通路連接關(guān)系；

22、利用所述新數(shù)據(jù)通路連接關(guān)系，確定所述數(shù)據(jù)選通器的新選通通路；

23、向所述數(shù)據(jù)選通器發(fā)送連通所述新選通通路的新控制信號，以便插接在所述網(wǎng)卡連接板上的網(wǎng)卡滿足時鐘同源的通信條件。

24、優(yōu)選地，所述邏輯器通過數(shù)據(jù)傳輸總線與網(wǎng)卡連接板上的接口擴(kuò)展器相連接，所述接口擴(kuò)展器與若干個多通道連接器的處理器地址信號接口相連接；

25、在所述主板上，所述處理器的時鐘信號線為差分信號線，一根所述差分信號線分別連接所述數(shù)據(jù)選通器的兩個輸入端；

26、一個所述數(shù)據(jù)選通器的輸出端接入所述時鐘連接器的一個輸入接口，所述時鐘連接器的輸出端與所述網(wǎng)卡連接器的時鐘信號接口連接，所述邏輯器連接若干個所述數(shù)據(jù)選通器的控制端口；

27、相應(yīng)的，接收來自所述多通道連接器的地址信號，包括：

28、通過所述接口擴(kuò)展器，接收來自多個所述多通道連接器的地址信號；

29、相應(yīng)的，解析所述地址信號，得到所述處理器與所述多通道連接器的數(shù)據(jù)通路連接關(guān)系，包括：

30、解析所述地址信號，得到地址映射值；

31、查詢地址與處理器的映射真值表，得到所述地址映射值對應(yīng)的數(shù)據(jù)通路連接關(guān)系；

32、相應(yīng)的，利用所述數(shù)據(jù)通路連接關(guān)系，確定所述數(shù)據(jù)選通器的選通通路，包括：

33、按照所述數(shù)據(jù)通路連接關(guān)系，確定各個所述時鐘連接器待連通的目標(biāo)處理器；

34、將連接所述目標(biāo)處理器的通路，確定為相應(yīng)數(shù)據(jù)選通器的選通通路；

35、相應(yīng)的，向所述數(shù)據(jù)選通器發(fā)送連通所述選通通路的控制信號，包括：

36、從所述數(shù)據(jù)選通器對應(yīng)的真值表中，確定連通所述選通通路的選通值；

37、向所述數(shù)據(jù)選通器發(fā)送攜帶有所述選通值的控制信號。

38、一種邏輯器，所述邏輯器位于主板上，所述邏輯器與網(wǎng)卡連接板上的多通道連接器相連接，所述多通道連接器與網(wǎng)卡連接器相連接；在所述主板上，處理器的時鐘信號線通過數(shù)據(jù)選通器連接所述網(wǎng)卡連接板的時鐘連接器，所述時鐘連接器與所述網(wǎng)卡連接器的時鐘信號接口連接，所述邏輯器連接所述數(shù)據(jù)選通器的控制端口；

39、相應(yīng)的，所述邏輯器，包括：

40、地址信號接收模塊，用于接收來自所述多通道連接器的地址信號；

41、地址解析模塊，用于解析所述地址信號，得到所述處理器與所述多通道連接器的數(shù)據(jù)通路連接關(guān)系；

42、通路確定模塊，用于利用所述數(shù)據(jù)通路連接關(guān)系，確定所述數(shù)據(jù)選通器的選通通路；

43、選通控制模塊，用于向所述數(shù)據(jù)選通器發(fā)送連通所述選通通路的控制信號，以便插接在所述網(wǎng)卡連接板上的網(wǎng)卡滿足時鐘同源的通信條件。

44、一種通信系統(tǒng)，包括：

45、主板和網(wǎng)卡連接板；

46、在所述主板上，所述邏輯器與網(wǎng)卡連接板上的多通道連接器相連接，所述多通道連接器與網(wǎng)卡連接器相連接；在所述主板上，處理器的時鐘信號線通過數(shù)據(jù)選通器連接所述網(wǎng)卡連接板的時鐘連接器，所述時鐘連接器與所述網(wǎng)卡連接器的時鐘信號接口連接，所述邏輯器連接所述數(shù)據(jù)選通器的控制端口；

47、所述主板上的處理器通過高速傳輸總線插接在所述網(wǎng)卡連接板的多通道連接器上；

48、所述網(wǎng)卡連接板用于插接網(wǎng)卡。

49、優(yōu)選地，包括：

50、所述主板上的處理器通過高速傳輸總線插接網(wǎng)卡連接板的接口擴(kuò)展器上，所述網(wǎng)卡連接板上的多通道連接器包括處理器地址信號接口，所述處理器地址信號接口插接在接口擴(kuò)展器上。

51、一種可讀存儲介質(zhì)，所述可讀存儲介質(zhì)上存儲有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時實(shí)現(xiàn)上述通信方法的步驟。

52、一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)程序/指令，該計(jì)算機(jī)程序/指令被處理器執(zhí)行時，實(shí)現(xiàn)上述通信方法的步驟。

53、服務(wù)器的邏輯器應(yīng)用本技術(shù)實(shí)施例所提供的方法，邏輯器位于主板上，邏輯器與網(wǎng)卡連接板上的多通道連接器相連接，多通道連接器與網(wǎng)卡連接器相連接；在主板上，處理器的時鐘信號線通過數(shù)據(jù)選通器連接網(wǎng)卡連接板的時鐘連接器，時鐘連接器與網(wǎng)卡連接器的時鐘信號接口連接，邏輯器連接數(shù)據(jù)選通器的控制端口；相應(yīng)的，方法，包括：接收來自多通道連接器的地址信號；解析地址信號，得到處理器與多通道連接器的數(shù)據(jù)通路連接關(guān)系；利用數(shù)據(jù)通路連接關(guān)系，確定數(shù)據(jù)選通器的選通通路；向數(shù)據(jù)選通器發(fā)送連通選通通路的控制信號，以便插接在網(wǎng)卡連接板上的網(wǎng)卡滿足時鐘同源的通信條件。

54、在本技術(shù)中，邏輯器位于主板上，且該邏輯器與網(wǎng)卡連接上的多通道連接器相連接，邏輯器可以通過收來自多通道連接器的地址信號，并進(jìn)行解析，從而明確主板上的處理器與網(wǎng)卡連接器上的多通道連接器的數(shù)據(jù)通路連接關(guān)系。為了實(shí)現(xiàn)時鐘同源，該邏輯器還需要控制對應(yīng)的處理器的時鐘信號輸入至網(wǎng)卡連接器上的時鐘信號接口。具體的，可利用數(shù)據(jù)通路連接關(guān)系，確定數(shù)據(jù)選通器的選通通路。然后，向數(shù)據(jù)選通器發(fā)送連通選通通路的控制信號。數(shù)據(jù)選通器響應(yīng)于控制信號，則將相應(yīng)的選通通路進(jìn)行選通，從而使得處理器上的時鐘信號輸入到網(wǎng)卡連接板上的網(wǎng)卡，從而滿足時鐘同源的通信條件。

55、技術(shù)效果：結(jié)合數(shù)據(jù)選通器，可以實(shí)現(xiàn)n選1，因而可以對連接網(wǎng)卡的處理器進(jìn)行數(shù)量擴(kuò)展，而不僅局限于2個處理器，可以有效地提升網(wǎng)卡擴(kuò)展性。

56、相應(yīng)地，本技術(shù)實(shí)施例還提供了與上述通信方法相對應(yīng)的邏輯器、通信系統(tǒng)、可讀存儲介質(zhì)及計(jì)算機(jī)程序產(chǎn)品，具有上述技術(shù)效果，在此不再贅述。