本公開(kāi)涉及可測(cè)性設(shè)計(jì)，尤其涉及一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、隨著芯片規(guī)模的不斷增大和制造工藝的持續(xù)進(jìn)步，芯片可測(cè)性設(shè)計(jì)（design?fortest，dft）對(duì)于芯片的制造和質(zhì)量保證至關(guān)重要，該技術(shù)通過(guò)在芯片設(shè)計(jì)階段引入特定的邏輯和結(jié)構(gòu)，以便于在芯片制造后能有效地測(cè)試芯片，檢查芯片的制造缺陷。

2、dft架構(gòu)的設(shè)計(jì)對(duì)整個(gè)dft流程至關(guān)重要，dft的實(shí)現(xiàn)是基于dft架構(gòu)的定義，dft架構(gòu)規(guī)劃出芯片各個(gè)模塊的掃描測(cè)試分組、模塊中是否規(guī)劃片上存儲(chǔ)器內(nèi)建自測(cè)試、是否規(guī)劃邊界掃描測(cè)試等，是整個(gè)芯片dft設(shè)計(jì)的基石。

3、但dft架構(gòu)設(shè)計(jì)對(duì)工程師的要求非常高，通常需要經(jīng)驗(yàn)豐富的工程師根據(jù)項(xiàng)目的實(shí)際情況來(lái)制定合理的dft架構(gòu)。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)提供了一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)；能夠自動(dòng)生成可測(cè)試性設(shè)計(jì)架構(gòu)。

2、本公開(kāi)的技術(shù)方案是這樣實(shí)現(xiàn)的：

3、第一方面，本公開(kāi)提供了一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法，該方法包括：

4、獲取待測(cè)芯片設(shè)計(jì)規(guī)劃中的項(xiàng)目信息；將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)；從dft架構(gòu)規(guī)劃數(shù)據(jù)中，按照模塊層級(jí)結(jié)構(gòu)獲取模塊數(shù)據(jù)并規(guī)劃得到dft架構(gòu)。如此，根據(jù)待測(cè)芯片設(shè)計(jì)過(guò)程中的項(xiàng)目信息，解析得到需要的dft架構(gòu)規(guī)劃數(shù)據(jù)，進(jìn)而再根據(jù)各個(gè)模塊的層級(jí)結(jié)構(gòu)，自動(dòng)規(guī)劃出dft架構(gòu)，無(wú)需依賴人工經(jīng)驗(yàn)，從而提升了設(shè)計(jì)效率且降低了出錯(cuò)率。

5、在一些實(shí)施例中，將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：依據(jù)層級(jí)信息、布局信息和寄存器的數(shù)量信息，確定劃分的掃描區(qū)塊結(jié)構(gòu)。如此，在dft架構(gòu)中規(guī)劃出掃描區(qū)塊結(jié)構(gòu)，每個(gè)掃描區(qū)塊可以單獨(dú)進(jìn)行測(cè)試，降低了掃描鏈的長(zhǎng)度，減少了測(cè)試數(shù)據(jù)的體積，此外，由于各個(gè)掃描區(qū)塊可以并行測(cè)試，合理的掃描區(qū)塊結(jié)構(gòu)還可以提升測(cè)試效率。

6、在一些實(shí)施例中，將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：依據(jù)待測(cè)芯片頂層的通用雙向管腳數(shù)量和掃描區(qū)塊結(jié)構(gòu)，確定掃描區(qū)塊的測(cè)試分組。如此，可以在多個(gè)模塊進(jìn)行同步測(cè)試的同時(shí)確保不會(huì)因?yàn)轫攲庸苣_數(shù)量不足導(dǎo)致測(cè)試出錯(cuò)。

7、在一些實(shí)施例中，將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：依據(jù)各個(gè)模塊中的存儲(chǔ)器信息，確定每個(gè)模塊的片上存儲(chǔ)器內(nèi)建自測(cè)試任務(wù)。對(duì)于包括存儲(chǔ)器的模塊，需要規(guī)劃專門(mén)用于進(jìn)行存儲(chǔ)器測(cè)試的mbist任務(wù)，以便于在后續(xù)的dft流程中實(shí)現(xiàn)對(duì)存儲(chǔ)器的測(cè)試。

8、在一些實(shí)施例中，dft架構(gòu)規(guī)劃數(shù)據(jù)還包括：邊界掃描測(cè)試任務(wù)；項(xiàng)目信息還包括：各個(gè)模塊中的引腳信息；將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，還包括：依據(jù)各個(gè)模塊中的引腳信息，確定每個(gè)模塊的邊界掃描測(cè)試任務(wù)。對(duì)于各個(gè)模塊中的引腳，需要規(guī)劃專門(mén)用于進(jìn)行引腳測(cè)試的邊界掃描任務(wù)，以便于在后續(xù)的dft流程中實(shí)現(xiàn)對(duì)引腳的測(cè)試。

9、在一些實(shí)施例中，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法還包括：將dft架構(gòu)轉(zhuǎn)化為預(yù)設(shè)格式的任務(wù)列表并輸出。通過(guò)任務(wù)列表的形式輸出dft架構(gòu)，用戶對(duì)于每個(gè)模塊，可以清楚地查看對(duì)各個(gè)模塊布局的測(cè)試任務(wù)，以及每種測(cè)試任務(wù)中的測(cè)試流程。

10、在一些實(shí)施例中，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法還包括：將dft架構(gòu)轉(zhuǎn)化為可視化的架構(gòu)圖并輸出。通過(guò)架構(gòu)圖的形式輸出dft架構(gòu)圖更加直觀，可以清晰地查看待測(cè)芯片下的每個(gè)層中包括的dft元素。

11、在一些實(shí)施例中，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法還包括：根據(jù)用戶輸入的修改信息，修改dft架構(gòu)。該種允許用戶修改的設(shè)計(jì)對(duì)用戶友好，用戶可以根據(jù)需要修改項(xiàng)目信息、架構(gòu)圖或者任務(wù)列表等，且架構(gòu)圖和任務(wù)列表修改其中一個(gè)另外一個(gè)同步更新，確保了架構(gòu)圖和任務(wù)列表之間的一致性。

12、第二方面，本公開(kāi)提供了一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的裝置，該裝置包括：獲取部分，解析部分，規(guī)劃部分；獲取部分，被配置為獲取待測(cè)芯片設(shè)計(jì)規(guī)劃中的項(xiàng)目信息；解析部分，被配置為將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)；規(guī)劃部分，被配置為從dft架構(gòu)規(guī)劃數(shù)據(jù)中，按照模塊層級(jí)結(jié)構(gòu)獲取模塊數(shù)據(jù)并規(guī)劃得到dft架構(gòu)。

13、本公開(kāi)一些實(shí)施例中，該解析部分，具體被配置為依據(jù)層級(jí)信息、布局信息和寄存器的數(shù)量信息，確定劃分的掃描區(qū)塊結(jié)構(gòu)。

14、本公開(kāi)一些實(shí)施例中，該解析部分，具體被配置為依據(jù)待測(cè)芯片頂層的通用雙向管腳數(shù)量和掃描區(qū)塊結(jié)構(gòu)，確定掃描區(qū)塊的測(cè)試分組。

15、本公開(kāi)一些實(shí)施例中，該解析部分，具體被配置為依據(jù)各個(gè)模塊中的存儲(chǔ)器信息，確定每個(gè)模塊的片上存儲(chǔ)器內(nèi)建自測(cè)試任務(wù)。

16、本公開(kāi)一些實(shí)施例中，dft架構(gòu)規(guī)劃數(shù)據(jù)還包括：邊界掃描測(cè)試任務(wù)；項(xiàng)目信息還包括：各個(gè)模塊中的引腳信息；該解析部分，具體被配置為依據(jù)各個(gè)模塊中的引腳信息，確定每個(gè)模塊的邊界掃描測(cè)試任務(wù)。

17、本公開(kāi)一些實(shí)施例中，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的裝置還包括：轉(zhuǎn)化和輸出部分；該轉(zhuǎn)化和輸出部分，被配置為將dft架構(gòu)轉(zhuǎn)化為預(yù)設(shè)格式的任務(wù)列表并輸出。

18、本公開(kāi)一些實(shí)施例中，該轉(zhuǎn)化和輸出部分，還被配置為將dft架構(gòu)轉(zhuǎn)化為可視化的架構(gòu)圖并輸出。

19、本公開(kāi)一些實(shí)施例中，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的裝置還包括：修改部分；該修改部分，被配置為根據(jù)用戶輸入的修改信息，修改dft架構(gòu)。

20、第三方面，本公開(kāi)提供了一種電子設(shè)備，該電子設(shè)備包括處理器、存儲(chǔ)器及存儲(chǔ)在該存儲(chǔ)器上并可在該處理器上運(yùn)行的程序或指令，該程序或指令被該處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法的步驟。

21、第四方面，本公開(kāi)提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，該計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)程序或指令，該程序或指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法的步驟。

22、第五方面，本公開(kāi)提供了一種計(jì)算機(jī)程序產(chǎn)品，其中，該計(jì)算機(jī)程序產(chǎn)品包括計(jì)算機(jī)程序或指令，當(dāng)該計(jì)算機(jī)程序產(chǎn)品在處理器上運(yùn)行時(shí)，使得處理器執(zhí)行該計(jì)算機(jī)程序或指令，實(shí)現(xiàn)如第一方面所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法的步驟。

23、第六方面，本公開(kāi)提供了一種待測(cè)芯片，該待測(cè)芯片包括處理器和通信接口，該通信接口和該處理器耦合，該處理器用于運(yùn)行程序或指令，實(shí)現(xiàn)如第一方面所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法。

24、本公開(kāi)提供了一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法，該方法包括：獲取待測(cè)芯片設(shè)計(jì)規(guī)劃中的項(xiàng)目信息；將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)；從dft架構(gòu)規(guī)劃數(shù)據(jù)中，按照模塊層級(jí)結(jié)構(gòu)獲取模塊數(shù)據(jù)并規(guī)劃得到dft架構(gòu)。如此，根據(jù)待測(cè)芯片設(shè)計(jì)過(guò)程中的項(xiàng)目信息，解析得到需要的dft架構(gòu)規(guī)劃數(shù)據(jù)，進(jìn)而再根據(jù)各個(gè)模塊的層級(jí)結(jié)構(gòu)，自動(dòng)規(guī)劃出dft架構(gòu)，無(wú)需依賴人工經(jīng)驗(yàn)，從而提升了設(shè)計(jì)效率且降低了出錯(cuò)率。

技術(shù)特征：

1.一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將所述項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述將所述項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述將所述項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述將所述項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)dft架構(gòu)規(guī)劃數(shù)據(jù)，包括：

6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的方法，其特征在于，所述方法還包括：

7.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的方法，其特征在于，所述方法還包括：

8.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的方法，其特征在于，所述方法還包括：

9.一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的裝置，其特征在于，所述裝置包括：獲取部分，解析部分，規(guī)劃部分；

10.一種電子設(shè)備，其特征在于，包括處理器，存儲(chǔ)器及存儲(chǔ)在所述存儲(chǔ)器上并可在所述處理器上運(yùn)行的程序或指令，所述程序或指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至8中任一項(xiàng)所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法的步驟。

11.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述可讀存儲(chǔ)介質(zhì)上存儲(chǔ)程序或指令，所述程序或指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至8中任一項(xiàng)所述的生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法的步驟。

技術(shù)總結(jié)
本公開(kāi)提供了一種生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)，屬于可測(cè)性設(shè)計(jì)技術(shù)領(lǐng)域，該生成可測(cè)試性設(shè)計(jì)架構(gòu)的方法包括：獲取待測(cè)芯片設(shè)計(jì)規(guī)劃中的項(xiàng)目信息；將項(xiàng)目信息解析為標(biāo)準(zhǔn)數(shù)據(jù)結(jié)構(gòu)的可測(cè)試性設(shè)計(jì)DFT架構(gòu)規(guī)劃數(shù)據(jù)；從DFT架構(gòu)規(guī)劃數(shù)據(jù)中，按照模塊層級(jí)結(jié)構(gòu)獲取模塊數(shù)據(jù)并規(guī)劃得到DFT架構(gòu)。本公開(kāi)中，根據(jù)待測(cè)芯片設(shè)計(jì)過(guò)程中的項(xiàng)目信息，解析得到需要的DFT架構(gòu)規(guī)劃數(shù)據(jù)，進(jìn)而再根據(jù)各個(gè)模塊的層級(jí)結(jié)構(gòu)，自動(dòng)規(guī)劃出DFT架構(gòu)，無(wú)需依賴人工經(jīng)驗(yàn)，從而提升了設(shè)計(jì)效率且降低了出錯(cuò)率。

技術(shù)研發(fā)人員：王盼盼,黃新東,于天笑
受保護(hù)的技術(shù)使用者：西安簡(jiǎn)矽技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26