本發(fā)明涉及芯片設(shè)計(jì)，特別是涉及一體化數(shù)據(jù)分析方法、設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、硬件加速平臺(tái)是指使用專用硬件設(shè)備（如硬件仿真器、fpga等）來加速系統(tǒng)設(shè)計(jì)驗(yàn)證的基礎(chǔ)設(shè)施。其主要作用是提供一個(gè)高效的環(huán)境，使得soc系統(tǒng)的驗(yàn)證和分析過程更加快速和準(zhǔn)確。硬件加速平臺(tái)支持對soc系統(tǒng)的驗(yàn)證和分析。在硬件加速平臺(tái)中，soc系統(tǒng)的實(shí)現(xiàn)能夠以接近真實(shí)硬件的速度運(yùn)行，這比純軟件仿真速度更快。

2、通?；谟布铀倨脚_(tái)對soc系統(tǒng)進(jìn)行性能分析和功能分析，以評估和驗(yàn)證soc設(shè)計(jì)的實(shí)際表現(xiàn)和正確性。其中，性能分析關(guān)注的是系統(tǒng)的執(zhí)行效率和資源利用率，例如時(shí)序、通信延遲等。而功能分析則側(cè)重于確保系統(tǒng)按預(yù)期工作且滿足所有功能需求，例如輸入/輸出數(shù)據(jù)流、狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換等。由于性能分析和功能分析的目的不同，兩者通常獨(dú)立進(jìn)行，各自采樣和分析相應(yīng)的關(guān)鍵信號(hào)。雖然兩者的重點(diǎn)不同，但在實(shí)際分析過程中，可能會(huì)涉及相同的信號(hào)或數(shù)據(jù)點(diǎn)。例如：axi、pcie等通用協(xié)議的接口。也即在性能分析和功能分析的過程中的采樣數(shù)據(jù)存在冗余，不僅導(dǎo)致重復(fù)采樣，而且還增加了存儲(chǔ)容量。因此，亟需一種不存在冗余數(shù)據(jù)的數(shù)據(jù)分析方法。

技術(shù)實(shí)現(xiàn)思路

1、針對上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為：一體化數(shù)據(jù)分析方法，所述方法包括如下步驟：

2、s100，獲取待測系統(tǒng)中用于性能分析和功能分析的所有關(guān)鍵信號(hào)，得到關(guān)鍵信號(hào)集合。

3、s300，硬件加速平臺(tái)根據(jù)所述關(guān)鍵信號(hào)集合對所述待測系統(tǒng)中的信號(hào)進(jìn)行采樣，得到關(guān)鍵信號(hào)數(shù)據(jù)集合。

4、s500，所述硬件加速平臺(tái)通過接口函數(shù)調(diào)用分析模塊中的處理函數(shù)，所述處理函數(shù)用于接收所述關(guān)鍵信號(hào)數(shù)據(jù)集合并保存為數(shù)據(jù)文件。

5、s700，所述分析模塊基于所述數(shù)據(jù)文件進(jìn)行性能分析和/或功能分析。

6、此外，本發(fā)明還提供了一種非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述存儲(chǔ)介質(zhì)中存儲(chǔ)有至少一條指令或至少一段程序，所述至少一條指令或所述至少一段程序由處理器加載并執(zhí)行以實(shí)現(xiàn)上述方法。

7、此外，本發(fā)明還提供了一種電子設(shè)備，包括處理器和上述非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

8、本發(fā)明至少具有以下有益效果：

9、本發(fā)明實(shí)施例提供的一體化數(shù)據(jù)分析方法、設(shè)備及存儲(chǔ)介質(zhì)，其通過同時(shí)統(tǒng)一獲取性能分析和功能分析的關(guān)鍵信號(hào)，不需要重復(fù)獲取共享的接口信號(hào)；然后將獲取的關(guān)鍵信號(hào)通過接口函數(shù)和處理函數(shù)保存為數(shù)據(jù)文件，在存儲(chǔ)時(shí)也不會(huì)重復(fù)存儲(chǔ)數(shù)據(jù)，減少了數(shù)據(jù)通信和存儲(chǔ)的開銷，解決了數(shù)據(jù)冗余的技術(shù)問題。

技術(shù)特征：

1.一體化數(shù)據(jù)分析方法，其特征在于，所述方法包括如下步驟：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，s520中：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，s100還包括選擇關(guān)鍵信號(hào)的步驟：

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述選擇關(guān)鍵信號(hào)的步驟通過條件分支或者宏定義實(shí)現(xiàn)。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，s700中還包括通過提取模塊解析并提取所述數(shù)據(jù)文件，得到用于性能分析的關(guān)鍵信號(hào)數(shù)據(jù)和/或用于功能分析的關(guān)鍵信號(hào)數(shù)據(jù)。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接口函數(shù)為dpi函數(shù)。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述待測系統(tǒng)為soc系統(tǒng)。

8.一種非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述存儲(chǔ)介質(zhì)中存儲(chǔ)有至少一條指令或至少一段程序，其特征在于，所述至少一條指令或所述至少一段程序由處理器加載并執(zhí)行以實(shí)現(xiàn)如權(quán)利要求1-7中任意一項(xiàng)的所述方法。

9.一種電子設(shè)備，其特征在于，包括處理器和權(quán)利要求8中所述的非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

技術(shù)總結(jié)
本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一體化數(shù)據(jù)分析方法、設(shè)備及存儲(chǔ)介質(zhì)，其通過獲取待測系統(tǒng)中用于性能分析和功能分析的所有關(guān)鍵信號(hào)，得到關(guān)鍵信號(hào)集合；硬件加速平臺(tái)根據(jù)所述關(guān)鍵信號(hào)集合對所述待測系統(tǒng)中的信號(hào)進(jìn)行采樣，得到關(guān)鍵信號(hào)數(shù)據(jù)集合；所述硬件加速平臺(tái)通過接口函數(shù)調(diào)用分析模塊中的處理函數(shù)，所述處理函數(shù)用于接收所述關(guān)鍵信號(hào)數(shù)據(jù)集合并保存為數(shù)據(jù)文件；所述分析模塊基于所述數(shù)據(jù)文件進(jìn)行性能分析和/或功能分析，不會(huì)采集和存儲(chǔ)冗余的數(shù)據(jù)，解決了數(shù)據(jù)冗余的技術(shù)問題。

技術(shù)研發(fā)人員：王娟,陳磊,付云燕,張鵬
受保護(hù)的技術(shù)使用者：沐曦集成電路（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26