本公開(kāi)一般地涉及計(jì)算機(jī)領(lǐng)域，尤其涉及一種處理器片上系統(tǒng)及用在其中的方法。

背景技術(shù)：

1、精簡(jiǎn)指令集計(jì)算機(jī)（reduced?instruction?set?computer，risc）是一種執(zhí)行較少類型計(jì)算機(jī)指令的處理器。risc處理器的基本出發(fā)點(diǎn)是通過(guò)精減機(jī)器指令系統(tǒng)來(lái)減少硬件設(shè)計(jì)的復(fù)雜程度，同時(shí)提高指令執(zhí)行速度。在risc處理器中，無(wú)論簡(jiǎn)單還是復(fù)雜操作，均由簡(jiǎn)單指令的程序塊完成。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本公開(kāi)一些實(shí)施例的處理器片上系統(tǒng)，包括存儲(chǔ)裝置、負(fù)載均衡器、以及同步橋接器，其中，存儲(chǔ)裝置包括多個(gè)存儲(chǔ)模塊群組，多個(gè)存儲(chǔ)模塊群組中的每個(gè)存儲(chǔ)模塊群組包括多個(gè)存儲(chǔ)模塊，負(fù)載均衡器被配置為：對(duì)于多個(gè)存儲(chǔ)模塊群組中的任意一個(gè)存儲(chǔ)模塊群組，基于來(lái)自同步橋接器的存儲(chǔ)器地址信號(hào)、存儲(chǔ)器選通信號(hào)、以及存儲(chǔ)器讀/寫(xiě)使能信號(hào)生成用于存儲(chǔ)模塊群組的存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)，經(jīng)由存儲(chǔ)模塊群組的寫(xiě)總線端口將存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)發(fā)送至存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊，并且將存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊的被讀取數(shù)據(jù)進(jìn)行選通和合并后返回給同步橋接器。

2、根據(jù)本公開(kāi)一些實(shí)施例的用在處理器片上系統(tǒng)中的方法，其中，處理器片上系統(tǒng)包括存儲(chǔ)裝置和同步橋接器，存儲(chǔ)裝置包括多個(gè)存儲(chǔ)模塊群組，多個(gè)存儲(chǔ)模塊群組中的每個(gè)存儲(chǔ)模塊群組包括多個(gè)存儲(chǔ)模塊，該方法包括：對(duì)于多個(gè)存儲(chǔ)模塊群組中的任意一個(gè)存儲(chǔ)模塊群組，基于來(lái)自同步橋接器的存儲(chǔ)器地址信號(hào)、存儲(chǔ)器選通信號(hào)、以及存儲(chǔ)器讀/寫(xiě)使能信號(hào)生成用于存儲(chǔ)模塊群組的存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)，經(jīng)由存儲(chǔ)模塊群組的寫(xiě)總線端口將存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)發(fā)送至存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊，并且將存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊的被讀取數(shù)據(jù)進(jìn)行選通和合并后返回給同步橋接器。

技術(shù)特征：

1.一種處理器片上系統(tǒng)，包括存儲(chǔ)裝置、負(fù)載均衡器、以及同步橋接器，其中，所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)模塊群組，所述多個(gè)存儲(chǔ)模塊群組中的每個(gè)存儲(chǔ)模塊群組包括多個(gè)存儲(chǔ)模塊，所述負(fù)載均衡器被配置為：

2.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器進(jìn)一步被配置為：

3.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器進(jìn)一步被配置為：

4.根據(jù)權(quán)利要求3所述的處理器片上系統(tǒng)，其中，所述多個(gè)存儲(chǔ)模塊選通信號(hào)副本的數(shù)目和所述多個(gè)存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)副本的數(shù)目等于所述存儲(chǔ)模塊群組中的存儲(chǔ)模塊的數(shù)目。

5.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器進(jìn)一步被配置為：

6.根據(jù)權(quán)利要求5所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器進(jìn)一步被配置為：

7.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器進(jìn)一步被配置為：

8.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述負(fù)載均衡器位于所述存儲(chǔ)裝置和所述同步橋接器之間或位于所述同步橋接器內(nèi)部。

9.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述多個(gè)存儲(chǔ)模塊群組被按照“井”字布置在所述負(fù)載均衡器四周。

10.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述處理器片上系統(tǒng)是精簡(jiǎn)指令集計(jì)算機(jī)處理器片上系統(tǒng)，其精簡(jiǎn)指令集計(jì)算機(jī)處理器經(jīng)由高級(jí)可擴(kuò)展接口總線、所述同步橋接器、以及所述負(fù)載均衡器對(duì)所述存儲(chǔ)裝置進(jìn)行訪問(wèn)。

11.根據(jù)權(quán)利要求1所述的處理器片上系統(tǒng)，其中，所述存儲(chǔ)裝置是由靜態(tài)隨機(jī)存取存儲(chǔ)器實(shí)現(xiàn)的存儲(chǔ)裝置。

12.一種用在處理器片上系統(tǒng)中的方法，其中，所述處理器片上系統(tǒng)包括存儲(chǔ)裝置和同步橋接器，所述存儲(chǔ)裝置包括多個(gè)存儲(chǔ)模塊群組，所述多個(gè)存儲(chǔ)模塊群組中的每個(gè)存儲(chǔ)模塊群組包括多個(gè)存儲(chǔ)模塊，所述方法包括：

13.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括：

14.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括：

15.根據(jù)權(quán)利要求14所述的方法，其中，所述多個(gè)存儲(chǔ)模塊選通信號(hào)副本的數(shù)目和所述多個(gè)存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)副本的數(shù)目等于所述存儲(chǔ)模塊群組中的存儲(chǔ)模塊的數(shù)目。

16.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括：

17.根據(jù)權(quán)利要求16所述的方法，進(jìn)一步包括：

18.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括：

19.根據(jù)權(quán)利要求12所述的方法，其中，所述方法由位于所述存儲(chǔ)裝置和所述同步橋接器之間或位于所述同步橋接器內(nèi)部的負(fù)載均衡器執(zhí)行。

20.根據(jù)權(quán)利要求19所述的方法，其中，所述多個(gè)存儲(chǔ)模塊群組被按照“井”字布置在所述負(fù)載均衡器四周。

21.根據(jù)權(quán)利要求19所述的方法，其中，所述處理器片上系統(tǒng)是精簡(jiǎn)指令集計(jì)算機(jī)處理器片上系統(tǒng)，其精簡(jiǎn)指令集計(jì)算機(jī)處理器經(jīng)由高級(jí)可擴(kuò)展接口總線、所述同步橋接器、以及所述負(fù)載均衡器對(duì)所述存儲(chǔ)裝置進(jìn)行訪問(wèn)。

22.根據(jù)權(quán)利要求12所述的方法，其中，所述存儲(chǔ)裝置是由靜態(tài)隨機(jī)存取存儲(chǔ)器實(shí)現(xiàn)的存儲(chǔ)裝置。

23.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，其中，所述計(jì)算機(jī)可執(zhí)行指令在由包括存儲(chǔ)裝置、負(fù)載均衡器、以及同步橋接器的處理器片上系統(tǒng)中的所述負(fù)載均衡器執(zhí)行時(shí)，使得所述負(fù)載均衡器執(zhí)行權(quán)利要求12至22中任一項(xiàng)所述的方法。

24.一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)可執(zhí)行指令，其中，所述計(jì)算機(jī)可執(zhí)行指令在由包括存儲(chǔ)裝置、負(fù)載均衡器、以及同步橋接器的處理器片上系統(tǒng)中的所述負(fù)載均衡器執(zhí)行時(shí)，使得所述負(fù)載均衡器執(zhí)行權(quán)利要求12至22中任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本申請(qǐng)涉及處理器片上系統(tǒng)及用在其中的方法。處理器片上系統(tǒng)包括存儲(chǔ)裝置、負(fù)載均衡器、以及同步橋接器，該存儲(chǔ)裝置包括多個(gè)存儲(chǔ)模塊群組，每個(gè)存儲(chǔ)模塊群組包括多個(gè)存儲(chǔ)模塊，負(fù)載均衡器被配置為：對(duì)于任意一個(gè)存儲(chǔ)模塊群組，基于來(lái)自同步橋接器的存儲(chǔ)器地址信號(hào)、存儲(chǔ)器選通信號(hào)、以及存儲(chǔ)器讀/寫(xiě)使能信號(hào)生成用于存儲(chǔ)模塊群組的存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)，經(jīng)由存儲(chǔ)模塊群組的寫(xiě)總線端口將存儲(chǔ)模塊地址信號(hào)、存儲(chǔ)模塊選通信號(hào)、以及存儲(chǔ)模塊讀/寫(xiě)使能信號(hào)發(fā)送至存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊，并將存儲(chǔ)模塊群組中的各個(gè)存儲(chǔ)模塊的被讀取數(shù)據(jù)進(jìn)行選通和合并后返回給同步橋接器。

技術(shù)研發(fā)人員：秦鵬,呂劍橋,張勇
受保護(hù)的技術(shù)使用者：英特爾（中國(guó)）研究中心有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30