本發(fā)明涉及芯片，尤其涉及一種芯片x態(tài)傳播根因分析方法、電子設(shè)備和介質(zhì)。

背景技術(shù)：

1、在芯片驗證過程中，芯片中通常傳輸?shù)耐ǔＪ?或1，一些情況下也會是高阻態(tài)z，上述三種狀態(tài)都屬于正常的狀態(tài)，當芯片傳輸x態(tài)時，是非正常的狀態(tài)。傳輸x態(tài)可能是芯片組成模塊本身內(nèi)部結(jié)構(gòu)導(dǎo)致，也可能是其他芯片組成模塊傳輸來的，因此需要分析x態(tài)傳播根因。現(xiàn)有技術(shù)中，需要獲取所有信號波形，再結(jié)合所有信號波形和芯片rtl(registertransfer?level)代碼分析x態(tài)傳播根因。但是，由于芯片規(guī)模非常龐大，現(xiàn)有的芯片x態(tài)傳播根因分析方法需要花費非常多的時間，非常緩慢，導(dǎo)致芯片驗證的效率低。由此可知，如何提高芯片x態(tài)傳播根因分析速度，進而提高芯片驗證效率成為亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本發(fā)明目的在于，提供一種芯片x態(tài)傳播根因分析方法、電子設(shè)備和介質(zhì)，提高了芯片x態(tài)傳播根因分析速度，進而提高了芯片驗證效率。

2、根據(jù)本發(fā)明第一方面，提供了一種芯片x態(tài)傳播根因分析方法，包括：

3、步驟s1、獲取待測芯片設(shè)計中的芯片ip信息{ip1,ip2,...,ipn,...,ipn}，ipn為待測芯片設(shè)計中的第n個ip信息，n的取值范圍為1到n，n為待測芯片設(shè)計中的芯片ip總數(shù)，ipn=（au1n,au2n,...,auin,...,auf(n)n），auin為ipn中第i個最小組成單元，i的取值范圍為1到f(n)，f(n)為ipn中的包含的最小組成單元數(shù)量，芯片ip由最小組成單元和/或最小組成單元組成的芯片組成模塊互聯(lián)組成，芯片ip包含的最小組成單元或最小組成單元組成的芯片組成模塊層級設(shè)置；

4、步驟s2、基于所述待測芯片設(shè)計進行仿真，在預(yù)設(shè)的第一列表中記錄仿真過程中所有輸出x態(tài)的最小組成單元的輸出端口以及對應(yīng)的首次出現(xiàn)x態(tài)的時間；

5、步驟s3、將所述預(yù)設(shè)的第一列表中最早首次出現(xiàn)x態(tài)的最小組成單元的輸出端口對應(yīng)的最小組成單元確定為第一目標最小組成單元，將所述預(yù)設(shè)的第一列表中除第一目標最小組成單元的輸出端口之外的其他最小組成單元的輸出端口對應(yīng)的最小組成單元確定為第二目標最小組成單元；

6、步驟s4、將{ip1,ip2,...,ipn,...,ipn}中包含第二目標最小組成單元的ipn確定為目標ipn；

7、步驟s5、并行獲取第一目標最小組成單元以及每一目標ipn的波形信息進行x態(tài)傳播根因分析。

8、根據(jù)本發(fā)明第二方面，提供一種電子設(shè)備，包括：至少一個處理器；以及，與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執(zhí)行的指令，所述指令被設(shè)置為用于執(zhí)行本發(fā)明第一方面所述的方法。

9、根據(jù)本發(fā)明第三方面，提供一種計算機可讀存儲介質(zhì)，存儲有計算機可執(zhí)行指令，所述計算機指令用于執(zhí)行本發(fā)明第一方面所述的方法。

10、本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明提供的一種芯片x態(tài)傳播根因分析方法、電子設(shè)備和介質(zhì)可達到相當?shù)募夹g(shù)進步性及實用性，并具有產(chǎn)業(yè)上的廣泛利用價值，其至少具有以下有益效果：

11、本發(fā)明通過預(yù)先建立最小單元和芯片ip之間的對應(yīng)關(guān)系，記錄每一仿真過程中所有輸出x態(tài)的最小組成單元的輸出端口以及對應(yīng)的首次出現(xiàn)x態(tài)的時間，通過仿真過程中所有輸出x態(tài)的最小組成單元的輸出端口以及對應(yīng)的首次出現(xiàn)x態(tài)的時間確定需要獲取波形的目標，僅需獲取目標對應(yīng)的波形進行x態(tài)傳播根因分析，減少了需要獲取波形的數(shù)量，提高了芯片x態(tài)傳播根因分析速度，進而提高了芯片驗證效率。

技術(shù)特征：

1.一種芯片x態(tài)傳播根因分析方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，

3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，

6.根據(jù)權(quán)利要求2所述的方法，其特征在于，

7.一種電子設(shè)備，其特征在于，包括：

8.一種計算機可讀存儲介質(zhì)，其特征在于，存儲有計算機可執(zhí)行指令，所述計算機可執(zhí)行指令用于執(zhí)行前述權(quán)利要求1-6中任一項所述的方法。

技術(shù)總結(jié)
本發(fā)明涉及芯片技術(shù)領(lǐng)域，尤其涉及一種芯片x態(tài)傳播根因分析方法、電子設(shè)備和介質(zhì)，方法包括：S1、獲取待測芯片設(shè)計中的芯片IP信息；S2、基于待測芯片設(shè)計進行仿真，在預(yù)設(shè)的第一列表中記錄仿真過程中所有輸出x態(tài)的最小組成單元的輸出端口以及對應(yīng)的首次出現(xiàn)x態(tài)的時間；S3、將最早首次出現(xiàn)x態(tài)最小組成單元確定為第一目標最小組成單元，將預(yù)設(shè)的第一列表中的其他最小組成單元確定為第二目標最小組成單元；S4、將包含第二目標最小組成單元的IP<subgt;n</subgt;確定為目標IP<subgt;n</subgt;；S5、并行獲取第一目標最小組成單元以及每一目標IP<subgt;n</subgt;的波形信息進行x態(tài)傳播根因分析。本發(fā)明提高了芯片x態(tài)傳播根因分析速度，進而提高了芯片驗證效率。

技術(shù)研發(fā)人員：王定,郭小新
受保護的技術(shù)使用者：沐曦集成電路（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30