本發(fā)明涉及類腦人工智能，尤其涉及一種面向類腦計算芯片調(diào)試及運行的方法和系統(tǒng)。

背景技術(shù)：

1、為了解決中央處理器（central?processing?unit，cpu）在進行大量數(shù)據(jù)處理時存在的運算效率低和能耗高的問題，現(xiàn)存在兩種發(fā)展路線：一是延用傳統(tǒng)的馮·諾依曼架構(gòu)，主要以三種類型芯片為代表，包括圖形處理器（graphics?processing?unit，gpu）、可編程陣列邏輯（field?programmable?gate?array，fpga）及專用集成電路芯片（applicationspecific?integrated?circuit，asic）；二是采用人腦神經(jīng)元結(jié)構(gòu)設(shè)計芯片來提升計算能力，以完全擬人化為目標(biāo)，追求在芯片架構(gòu)上不斷接近人腦，這類芯片被稱為類腦計算芯片。

2、類腦計算芯片是人工智能芯片中的架構(gòu)之一。它模擬人腦進行設(shè)計，相比于傳統(tǒng)芯片，在功耗和學(xué)習(xí)能力上具有更大優(yōu)勢。傳統(tǒng)的計算機芯片都是依循馮·諾依曼架構(gòu)而設(shè)計的，數(shù)據(jù)的存儲與計算在空間上分離，計算機每次進行運算時需要在cpu和內(nèi)存這兩個區(qū)域往復(fù)調(diào)用，頻繁的數(shù)據(jù)交換導(dǎo)致處理海量信息效率很低。此外，芯片在工作時，大部分的電能將轉(zhuǎn)化為熱能，導(dǎo)致功耗提高。類腦計算芯片，不同于傳統(tǒng)馮·諾依曼的存算分離特性，類腦計算芯片基于仿生的脈沖神經(jīng)元實現(xiàn)信息的高效處理，具有低功耗和低延遲的技術(shù)優(yōu)勢，是打破“內(nèi)存墻”的潛在技術(shù)之一，其在對功耗、延遲敏感的邊緣計算領(lǐng)域具有廣泛的應(yīng)用價值和潛力。目前，歐盟、美國和瑞士等國家和組織已經(jīng)陸續(xù)開展了相關(guān)研究，并且發(fā)布了多款類腦計算芯片，如2015年，ibm發(fā)布的truenorth；2017年，intel發(fā)布了loihi，支持在線自主學(xué)習(xí)；2019年，清華大學(xué)的“天機芯”登上了nature封面。2020年，浙江大學(xué)和之江實驗室共同研制的darwin?ii代類腦計算機發(fā)布。

3、類腦計算芯片的應(yīng)用涉及到從上位機開始到下位機類腦計算芯片這樣完整的數(shù)據(jù)通信過程。這些通信數(shù)包括上位機發(fā)起類腦計算芯片的運行、復(fù)位等操作的配置信息和需要寫入對應(yīng)神經(jīng)元的數(shù)據(jù)、輸入的脈沖數(shù)據(jù)等等。其中涉及到兩部分的數(shù)據(jù)通信，一是從上位機至下位機類腦計算芯片的通信，二是類腦計算芯片內(nèi)部計算時的通信。類腦計算芯片內(nèi)部的數(shù)據(jù)通信在類腦計算芯片設(shè)計時已經(jīng)確定。

4、對于上位機至下位機類腦計算芯片的數(shù)據(jù)通信，公開號為cn117973467a的發(fā)明申請中公開了一個面向超大規(guī)模類腦芯片網(wǎng)絡(luò)結(jié)構(gòu)和通信方法，通過將配置和數(shù)據(jù)分別發(fā)送，采用總線控制信號控制數(shù)據(jù)傳輸方向，上位機和下位機之間通過用戶數(shù)據(jù)報協(xié)議（userdatagram?protocol，udp）進行連接，下位機至類腦計算芯片之間通過通用異步收發(fā)器（universal?asynchronous?receiver/transmitter，uart）進行通信。此方法上位機和下位機之間通過udp進行傳輸，udp協(xié)議是不可靠的，并且使用數(shù)據(jù)選擇器來解決類腦計算芯片從硬件配置狀態(tài)進入正常工作狀態(tài)時串行通信無法正常建立的問題，但是引入數(shù)據(jù)選擇器會增加通信復(fù)雜性，增加系統(tǒng)延遲；另外該方法可擴展性較差，不能滿足日益多樣的類腦計算芯片的通信需求。

技術(shù)實現(xiàn)思路

1、本發(fā)明目的是提供一種面向類腦計算芯片調(diào)試及運行的方法和系統(tǒng)，用于解決現(xiàn)有的類腦計算芯片調(diào)試及運行過程中存在的通信信號延遲、通信系統(tǒng)復(fù)雜及通信不可靠的問題。

2、為實現(xiàn)上述發(fā)明目的，實施例提供的一種面向類腦計算芯片調(diào)試及運行的系統(tǒng)，其于應(yīng)用在類腦計算芯片通信數(shù)據(jù)調(diào)試及運行中，所述系統(tǒng)包括上位機和下位機，上位機和下位機之間通過傳輸控制協(xié)議進行連接，其中，上位機包括命令緩沖模塊，下位機包括命令解析模塊、發(fā)送模塊及接收模塊；

3、所述命令緩沖模塊用于存放上位機輸出的通信數(shù)據(jù)及多個命令頭，并通過傳輸控制協(xié)議將所有命令和通信數(shù)據(jù)發(fā)送至下位機；

4、所述命令解析模塊用于依次對從上位機中獲取的通信數(shù)據(jù)進行解析，根據(jù)上位機輸出的命令判斷命令的類型，并基于命令的類型執(zhí)行不同的操作，輸出解析后的數(shù)據(jù)；

5、所述發(fā)送模塊用于接收解析后的數(shù)據(jù)，并對解析后的數(shù)據(jù)進行轉(zhuǎn)換以適配類腦計算芯片，再將基于發(fā)送模塊轉(zhuǎn)換后的數(shù)據(jù)發(fā)送至類腦計算芯片；

6、所述接收模塊用于接收類腦計算芯片的通信數(shù)據(jù)，并對類腦計算芯片計算后的數(shù)據(jù)進行轉(zhuǎn)換以適配命令解析模塊，再將基于接收模塊轉(zhuǎn)換后的數(shù)據(jù)發(fā)送至命令解析模塊。

7、在一個實施例中，所述的命令頭包括讀命令、寫命令、脈沖輸入命令、運行命令和復(fù)位命令；

8、所述讀命令用于上位機從類腦計算芯片目標(biāo)地址讀取通信數(shù)據(jù)；

9、所述寫命令用于上位機向類腦計算芯片目標(biāo)地址寫入通信數(shù)據(jù)；

10、所述脈沖輸入命令用于將脈沖信息輸入至類腦計算芯片的目標(biāo)核心；

11、所述運行命令用于向類腦計算芯片發(fā)起運行信號；

12、所述復(fù)位命令用于向類腦計算芯片發(fā)起復(fù)位信號。

13、在一個實施例中，所述的命令頭是基于命令進行編碼形成，一個命令頭編碼長度為32位表示為[31:0]，對編碼長度進行劃分，劃分后的各位寬實行相應(yīng)的功能，所述位寬包括：[1:0]、[4:2]、[5]、[15:6]及[31:16]；

14、所述位寬[1:0]表示方向，用于選擇通信數(shù)據(jù)從哪個方向輸入至類腦計算芯片；

15、所述位寬[4:2]表示命令類型；

16、所述位寬[5]表示停止位，用于判斷是否停止上位機與下位機之間的連接；

17、所述位寬[15:6]表示保留位，用于保留命令；

18、所述位寬[31:16]表示微片計數(shù)，用于計算基于寫命令、讀命令和脈沖傳輸命令傳輸?shù)耐ㄐ艛?shù)據(jù)數(shù)量。

19、在一個實施例中，所述的通過傳輸控制協(xié)議將所有命令和通信數(shù)據(jù)發(fā)送至下位機，包括：基于傳輸控制協(xié)議，上位機將所有命令和通信數(shù)據(jù)輸入至命令緩沖模塊后與下位機建立一次連接，上位機和下位機連接后，上位機將所有命令和通信數(shù)據(jù)傳輸給下位機。

20、在一個實施例中，所述的根據(jù)上位機輸出的命令判斷命令的類型，并基于命令的類型執(zhí)行不同的操作，包括：在下位機接受到上位機命令時，若為運行命令或復(fù)位命令，下位機直接對類腦計算芯片發(fā)起運行或復(fù)位請求；若為讀命令、寫命令或脈沖輸入命令，則基于命令解析模塊解析出通信數(shù)據(jù)傳輸?shù)拈L度，并將通信數(shù)據(jù)發(fā)送至發(fā)送模塊進行處理。

21、在一個實施例中，所述的對解析后的通信數(shù)據(jù)進行轉(zhuǎn)換以適配類腦計算芯片模塊，包括：將解析后的通信數(shù)據(jù)暫存至先進先出隊列中，基于現(xiàn)場可編程門陣列根據(jù)命令類型對解析后的通信數(shù)據(jù)進行處理，發(fā)送模塊將處理后的通信數(shù)據(jù)轉(zhuǎn)換為類腦計算芯片接口能識別的通信數(shù)據(jù)。

22、在一個實施例中，所述的對類腦計算芯片計算后的通信數(shù)據(jù)進行轉(zhuǎn)換以適配命令解析模塊，包括：將類腦計算芯片計算后的通信數(shù)據(jù)暫存至先進先出隊列中，基于現(xiàn)場可編程門陣列根據(jù)命令類型對類腦計算芯片輸出的通信數(shù)據(jù)進行處理，接收模塊將處理后的通信數(shù)據(jù)轉(zhuǎn)換為命令解析模塊接口能識別的通信數(shù)據(jù)。

23、本發(fā)明還提供了一種面向類腦計算芯片調(diào)試及運行的方法，包括以下步驟：

24、基于上位機，將類腦計算芯片所需的通信數(shù)據(jù)及命令頭放入命令緩沖模塊，與下位機之間通過傳輸控制協(xié)議建立連接；

25、上位機輸出的通信數(shù)據(jù)及命令傳輸至命令解析模塊，基于命令的類型對接收到的通信數(shù)據(jù)進行解析，輸出解析后的數(shù)據(jù)；

26、解析后的通信數(shù)據(jù)傳輸至發(fā)送模塊，經(jīng)過發(fā)送模塊的轉(zhuǎn)換后傳輸至類腦計算芯片進行計算；

27、類腦計算芯片計算后的通信數(shù)據(jù)經(jīng)過接收模塊返回到命令解析模塊后，基于上位機與下位機之間的連接返回到上位機。

28、與現(xiàn)有技術(shù)相比，本發(fā)明具有的有益效果至少包括：

29、本發(fā)明提供的面向類腦計算芯片調(diào)試及運行的方法和系統(tǒng)，相比于現(xiàn)有技術(shù)而言，該系統(tǒng)包括上位機和下位機，上位機和下位機之間通過傳輸控制協(xié)議進行連接提高通信傳輸?shù)目煽啃?，上位機中引入命令緩沖模塊，上位機將通信數(shù)據(jù)和命令頭打包放入命令緩沖模塊中，實現(xiàn)上位機和下位機之間的一次性連接，減少了多次連接開銷提高通信效率；在下位機中基于先進先出隊列和握手機制的現(xiàn)場可編程門陣列的發(fā)送模塊和接收模塊起到了通信數(shù)據(jù)緩沖的作用，實現(xiàn)了通信數(shù)據(jù)的擁塞控制，降低通信復(fù)雜性。