本發(fā)明特別涉及半導體器件及其電氣特性計算中的校準方法。

背景技術(shù)：

1、以往，作為半導體器件的電路設(shè)計的一環(huán)，存在通過對作為電路設(shè)計的對象的半導體器件進行tcad（technology?computer?aided?design：技術(shù)計算機輔助設(shè)計）來進行半導體器件的元件構(gòu)造的最優(yōu)化的情況。

2、在tcad中，計算電流電壓特性等電氣特性。另外，對于作為電路設(shè)計的對象的半導體器件的試制品，測定電流電壓特性等電氣特性。然后，將電氣特性的計算值與電氣特性的測定值進行比較，如果其差不在容許范圍內(nèi)，則進行校正。在校正中，例如調(diào)整載流子遷移率（有時也稱為“電子遷移率”）等物理常數(shù)。

技術(shù)實現(xiàn)思路

1、發(fā)明要解決的問題

2、在測定電流電壓特性等電氣特性時，試制品的半導體器件發(fā)生自身發(fā)熱，從而有時會由于載流子遷移率的溫度相關(guān)性而產(chǎn)生電流降低。因此，難以準確地進行半導體器件的電氣特性計算中的校準。另外，對于半導體器件本身，通過發(fā)生自身發(fā)熱而漏極電流降低，開關(guān)速度等電路性能降低。

3、本發(fā)明就是鑒于上述情況而實現(xiàn)的。即，針對上述問題提供了一種能夠使半導體器件的電氣特性值計算精度提高的半導體器件的電氣特性計算中的校準方法、用于校準的調(diào)整用半導體器件、以及能夠抑制電路性能降低的半導體器件。

4、用于解決問題的手段

5、為了實現(xiàn)上述目的，本發(fā)明的一個方式所涉及的半導體器件的電氣特性計算中的校準方法、用于校準的調(diào)整用半導體器件、以及半導體器件具有以下特征。

6、為了實現(xiàn)上述目的，第一方面，本公開一些實施例提供了一種半導體器件的電氣特性計算中的校準方法，對象半導體器件包括：對象主體部，包含半導體元件；以及對象布線部，層疊于所述對象主體部，用于對所述半導體元件通電，

7、所述半導體器件的電氣特性計算中的校準方法包括如下步驟：

8、第一步驟，測定包含調(diào)整用主體部和調(diào)整用布線部的半導體器件即調(diào)整用半導體器件的電氣特性相關(guān)的第一測定值，其中，所述調(diào)整用主體部由與所述對象主體部相同的構(gòu)造構(gòu)成，所述調(diào)整用布線部的散熱性高于所述對象布線部；

9、第二步驟，對包含第一模擬中使用的載流子遷移率在內(nèi)的規(guī)定的物理常數(shù)進行調(diào)整，所述第一模擬計算所述調(diào)整用半導體器件的電氣特性相關(guān)的值；

10、第三步驟，通過所述第一模擬來計算所述調(diào)整用半導體器件的電氣特性相關(guān)的第一計算值；

11、第四步驟，判定在所述第一步驟中得到的所述電氣特性的所述第一測定值與在所述第三步驟中得到的所述電氣特性的所述第一計算值之差是否在規(guī)定的允差的范圍內(nèi)；

12、第五步驟，在所述第四步驟中的判定結(jié)果為在所述規(guī)定的允差的范圍內(nèi)的情況下，測定所述對象半導體器件的電氣特性相關(guān)的第二測定值；

13、第六步驟，使用所述第二步驟中的所述調(diào)整用半導體器件的載流子遷移率，對包含第二模擬中使用的載流子遷移率在內(nèi)的規(guī)定的物理常數(shù)進行調(diào)整，所述第二模擬計算所述對象半導體器件的電氣特性相關(guān)的值；

14、第七步驟，通過所述第二模擬來計算所述對象半導體器件的電氣特性相關(guān)的第二計算值；以及

15、第八步驟，判定在所述第五步驟中得到的所述電氣特性的所述第二測定值與在所述第七步驟中得到的所述電氣特性的所述第二計算值之差是否在規(guī)定的允差的范圍內(nèi)。

16、根據(jù)上述實施例所述的半導體器件的電氣特性計算中的校準方法，首先，對包含調(diào)整用主體部和調(diào)整用布線部的半導體器件即調(diào)整用半導體器件進行作為第一階段的校準工序（第一步驟至第二步驟），由此能夠針對具有載流子遷移率等溫度系數(shù)的物理常數(shù)提高精度，其中，調(diào)整用主體部由與對象半導體器件的對象主體部相同的構(gòu)造構(gòu)成，調(diào)整用布線部的散熱性高于對象布線部。然后，進行作為第二階段的校準工序（第三步驟至第五步驟），由此能夠使針對相比于調(diào)整用半導體器件更易于受自身發(fā)熱影響的對象半導體器件的第二模擬的精度提高，并且使最終的對象半導體器件1的電氣特性值計算的精度提高。

17、第二方面，本公開一些實施例提供了一種調(diào)整用半導體器件，用于上述半導體器件的電氣特性計算中的校準方法，其中，

18、所述調(diào)整用主體部的半導體元件具備柵極電極、活性區(qū)域以及元件分離膜，

19、所述活性區(qū)域和所述元件分離膜以在水平方向上彼此相對地接合的狀態(tài)形成，

20、所述柵極電極在所述活性區(qū)域與所述元件分離膜之間的邊界上跨所述活性區(qū)域和所述元件分離膜而形成，

21、在所述柵極電極的上表面形成所述調(diào)整用布線部，

22、所述調(diào)整用布線部包含金屬制且為柱狀的插塞，

23、所述調(diào)整用布線部所包含的插塞的數(shù)量比所述對象布線部所包含的金屬制且為柱狀的插塞的數(shù)量多，

24、多根所述插塞形成于所述柵極電極的上表面中俯視觀察下的所述活性區(qū)域、以及所述元件分離膜的范圍內(nèi)。

25、根據(jù)上述實施例所述的調(diào)整用半導體器件，由于調(diào)整用布線部所包含的插塞的數(shù)量比對象布線部所包含的金屬制且為柱狀的插塞的數(shù)量多，在俯視觀察下，多根插塞不僅形成于柵極電極的上表面中的元件分離膜的范圍，還形成于活性區(qū)域的范圍，因此能夠使調(diào)整用半導體器件的散熱性高于對象半導體器件的散熱性。

26、在本公開一些實施例中，調(diào)整用半導體器件包括多個調(diào)整用布線部，所述多個調(diào)整用布線部依次層疊在所述調(diào)整用主體部上。

27、在本公開一些實施例中，與所述調(diào)整用主體部接合的調(diào)整用第一布線部包括形成在所述柵極電極的上表面的多根柵極插塞，所述多根柵極插塞形成在所述元件分離膜的上表面或漂移層的上表面或p型擴散層的上表面，以及形成在所述漏極的上表面的多根漏極插塞，以及跨越n型源極的上表面和p型源極的上表面的多根源極插塞。

28、在本公開一些實施例中，形成于所述調(diào)整用第一布線部上方的一個或多個調(diào)整用布線部包括多根柵極插塞，所述多根柵極插塞形成在所述調(diào)整用第一布線部的多根柵極插塞的上方。

29、在本公開一些實施例中，在所述調(diào)整用布線部所包含的全部插塞的上端連接有布線，在該布線上形成有金屬制且為柱狀的插塞。如此，該調(diào)整用半導體器件能夠進一步提高調(diào)整用半導體器件的散熱性。

30、在本公開一些實施例中，所述調(diào)整用布線部所包含的插塞的一部分在俯視觀察下的形成位置與所述對象布線部所包含的全部插塞在俯視觀察下的形成位置相同。如此，該調(diào)整用半導體器件能夠進一步提高調(diào)整用半導體器件的散熱性，并且提高對象半導體器件1與調(diào)整用半導體器件在構(gòu)造上的同一性而使最終的對象半導體器件1的電氣特性值計算的精度提高。

31、第三方面，本公開一些實施例提供了一種半導體器件，包括：半導體元件；以及布線層，層疊于所述半導體元件，用于對所述半導體元件通電，

32、所述半導體元件包括柵極電極、活性區(qū)域以及元件分離膜，

33、所述活性區(qū)域和所述元件分離膜以在水平方向上彼此相對地接合的狀態(tài)形成，

34、所述柵極電極在所述活性區(qū)域與所述元件分離膜之間的邊界上跨所述活性區(qū)域和所述元件分離膜而形成，

35、所述布線層包含多根金屬制且為柱狀的插塞，

36、多根所述插塞形成于所述柵極電極的上表面在俯視觀察下的所述活性區(qū)域、以及所述元件分離膜的范圍內(nèi)。

37、根據(jù)上述實施例所述的半導體器件，由于多根插塞不僅形成于柵極電極的上表面中的元件分離膜的范圍，還形成于活性區(qū)域的范圍，因此能夠提高半導體器件的散熱性。其結(jié)果，能夠抑制由于自身發(fā)熱導致的漏極電流降低，能夠抑制開關(guān)速度等電路性能的降低。

38、在本公開一些實施例中，多根所述插塞包括形成在所述柵極電極的上表面且形成在所述元件分離膜的上表面的多根柵極插塞，以及形成在所述漏極的上表面的多根漏極插塞，以及跨越n型源極的上表面和p型源極的上表面的多根源極插塞。

39、在本公開一些實施例中，多根所述插塞沿前后方向相互分離地并列設(shè)置。

40、本發(fā)明能夠產(chǎn)生的意想不到的效果是：

41、根據(jù)本發(fā)明所涉及的半導體器件的電氣特性計算中的校準方法及用于校準的調(diào)整用半導體器件，能夠使半導體器件的電氣特性值計算的精度提高。另外，通過本發(fā)明所涉及的半導體器件，能夠抑制開關(guān)速度等電路性能的降低。