專利名稱:一種智能卡驅(qū)動(dòng)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種驅(qū)動(dòng)系統(tǒng)，特別涉及一種智能卡驅(qū)動(dòng)系統(tǒng)。
背景技術(shù)：
智能卡是一種小型的嵌入式系統(tǒng)，比如手機(jī)領(lǐng)域的UIM(User IdentityModel，用戶識(shí)別模塊)卡、SIM(Subscriber Identity Model，用戶識(shí)別模塊)卡、PIM(Personal Identity Module，用戶識(shí)別模塊)卡等。主要用于存儲(chǔ)和管理一些用戶信息，由于智能卡時(shí)序的特殊要求，在當(dāng)前各種使用智能卡的系統(tǒng)中，一般有一塊專門的芯片，用于管理與智能卡之間的數(shù)據(jù)交互。隨著現(xiàn)在各種嵌入式系統(tǒng)的普及以及智能卡的大量使用，用于智能卡管理的芯片所帶來的成本也越來越大。由于目前業(yè)界所使用的智能卡驅(qū)動(dòng)系統(tǒng)比較復(fù)雜，成本比較高，因此研發(fā)一種系統(tǒng)簡(jiǎn)單、低成本的智能卡驅(qū)動(dòng)系統(tǒng)非常有必要。

發(fā)明內(nèi)容本發(fā)明提供的技術(shù)方案是提供了一種智能卡驅(qū)動(dòng)系統(tǒng)，以達(dá)到通過嵌入式系統(tǒng)控制驅(qū)動(dòng)智能卡，從而無須使用專用的智能卡管理芯片，有效的降低成本。
為解決上述技術(shù)問題，本發(fā)明提供了一種智能卡驅(qū)動(dòng)系統(tǒng)。本系統(tǒng)包括智能卡芯片，所述智能卡芯片具有收發(fā)數(shù)據(jù)的輸入/輸出引腳、復(fù)位引腳、時(shí)鐘引腳，還包括嵌入式系統(tǒng)芯片，所述嵌入式系統(tǒng)芯片具有通用輸出口、時(shí)鐘輸出口、串口輸入引腳、串口輸出引腳，其中，所述通用輸出口與所述智能卡芯片的復(fù)位引腳相連，控制復(fù)位引腳的電平；時(shí)鐘輸出口與所述智能卡芯片的時(shí)鐘引腳相連，在工作狀態(tài)下輸出系統(tǒng)時(shí)鐘至智能卡芯片；所述串口輸入引腳、串口輸出引腳與所述智能卡芯片的輸入/輸出引腳相連，在所述嵌入式系統(tǒng)的控制下實(shí)現(xiàn)串口與智能卡之間的數(shù)據(jù)通信。
本系統(tǒng)可以進(jìn)一步包括分頻電路，連接于所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口與所述智能卡芯片的時(shí)鐘引腳之間，將嵌入式系統(tǒng)輸出的系統(tǒng)時(shí)鐘分頻后輸入智能卡芯片。
本系統(tǒng)可以進(jìn)一步包括抗干擾電路，連接于所述嵌入式系統(tǒng)芯片的串口輸出引腳與所述智能卡芯片的輸入/輸出引腳之間。
所述抗干擾電路可以是一個(gè)由雙輸入與非門和三極管組成的集電極開路門電路。
所述集電極開路門電路中，可以是與非門的兩個(gè)輸入端分別接所述嵌入式系統(tǒng)芯片的串口輸出引腳與系統(tǒng)電源，與非門的輸出端接三極管的輸入端，三極管的輸出端接所述智能卡芯片的輸入/輸出引腳。
所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口，可以在空閑狀態(tài)下不輸出系統(tǒng)時(shí)鐘。
所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口，可以在空閑狀態(tài)下輸出慢時(shí)鐘。
所述嵌入式系統(tǒng)芯片的通用輸出口，在需要拉低智能卡復(fù)位引腳的電平時(shí)，輸出低電平；在需要拉高智能卡復(fù)位引腳的電平時(shí)，輸出高電平。
所述嵌入式系統(tǒng)芯片端口與所述智能卡芯片端口之間的時(shí)序，可以符合ISO/IEC標(biāo)準(zhǔn)，并由嵌入式系統(tǒng)提供控制。
所述嵌入式系統(tǒng)芯片的串口輸入引腳、串口輸出引腳與所述智能卡芯片的輸入/輸出引腳之間的數(shù)據(jù)通信，可以符合ISO/IEC標(biāo)準(zhǔn)涉及的數(shù)據(jù)收發(fā)糾錯(cuò)機(jī)制，并有嵌入式系統(tǒng)的串口驅(qū)動(dòng)提供控制。
本發(fā)明不但保證了數(shù)據(jù)傳輸速率和糾錯(cuò)性能，還可以因避免使用專用芯片管理智能卡，從而在大規(guī)模應(yīng)用中能有效降低成本，提高產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。
圖1是本發(fā)明實(shí)施例所述系統(tǒng)硬件連接圖。
圖2是本發(fā)明實(shí)施例中采用的所述防干擾電路圖。
具體實(shí)施方式下面結(jié)合附圖來闡述對(duì)本發(fā)明和具體實(shí)施。
本發(fā)明的重點(diǎn)不在于如何編寫軟件來實(shí)現(xiàn)驅(qū)動(dòng)時(shí)序等，這種時(shí)序控制軟件在現(xiàn)有技術(shù)中已有大量的提供，本發(fā)明的重點(diǎn)在于提供了一種硬件驅(qū)動(dòng)方案，通過各個(gè)引腳的連接方案，使得時(shí)序控制軟件可以通過引腳傳遞命令與數(shù)據(jù)交互，這樣就不需要專用的智能卡管理芯片來控制智能卡，而只需要利用嵌入式系統(tǒng)的芯片本身即可提供控制。實(shí)施例中在上述硬件連接結(jié)構(gòu)的基礎(chǔ)上，根據(jù)ISO/IEC 7816標(biāo)準(zhǔn)規(guī)定的時(shí)序流程，由嵌入式系統(tǒng)通過各輸出口控制智能卡的初始化、復(fù)位、數(shù)據(jù)請(qǐng)求、卡拒絕及卡去活等時(shí)序流程。在數(shù)據(jù)通信過程中，由嵌入式系統(tǒng)控制通過串口實(shí)現(xiàn)與智能卡的數(shù)據(jù)交互及數(shù)據(jù)傳輸過程中的糾錯(cuò)流程。圖1是本發(fā)明實(shí)施例的系統(tǒng)硬件連接圖，如圖1所示嵌入式系統(tǒng)通過主芯片的GPO(通用輸出口)和MCKO(時(shí)鐘輸出口)對(duì)智能卡進(jìn)行控制，并通過芯片自帶的串口與智能卡進(jìn)行通信，串口通過自身數(shù)據(jù)接收引腳SIN口和發(fā)送引腳SOUT口進(jìn)行數(shù)據(jù)收發(fā)，智能卡通過I/O口進(jìn)行數(shù)據(jù)收發(fā)。
針對(duì)智能卡的各種操作流程，由嵌入式系統(tǒng)控制時(shí)序，通過圖1所示連接式按照ISO/IEC 7816標(biāo)準(zhǔn)對(duì)卡進(jìn)行控制以及數(shù)據(jù)的讀寫。
由嵌入式系統(tǒng)控制通用輸出引腳GPO1口的輸出，控制智能卡復(fù)位引腳I/O的電平，當(dāng)需要拉低智能卡復(fù)位引腳I/O時(shí)，GPO1輸出“0”；需拉高智能卡復(fù)位引腳I/O時(shí)，GPO1輸出“1”。
由嵌入式系統(tǒng)控制主芯片的主時(shí)鐘輸出口MCKO輸出系統(tǒng)時(shí)鐘，根據(jù)系統(tǒng)需要以及ISO/IEC 7816標(biāo)準(zhǔn)，經(jīng)過適當(dāng)分頻后得到合適頻率的時(shí)鐘信號(hào)。輸出口MCKO在工作狀態(tài)下輸出系統(tǒng)時(shí)鐘，空閑狀態(tài)下不輸出時(shí)鐘或輸出慢時(shí)鐘。
由嵌入式系統(tǒng)控制主芯片通過串口與智能卡的進(jìn)行數(shù)據(jù)通信，如圖1所示，將串口的輸入輸出引腳和智能卡的I/O口相連。但需注意，如果直接將主芯片串口的輸出引腳和智能卡I/O引腳相連，可能會(huì)相互產(chǎn)生干擾，串口輸出引腳空閑時(shí)的狀態(tài)會(huì)影響到智能卡的輸出，導(dǎo)致串口的輸入引腳不能正確接收數(shù)據(jù)，因此還需解決該干擾問題。
本發(fā)明實(shí)施例中是采用了防干擾電路來解決此問題，圖2是實(shí)施例中采用的防干擾電路圖，如圖所示，防干擾電路是一個(gè)由一個(gè)與非門和一個(gè)三極管組成的集電極開路門電路，簡(jiǎn)稱OC門電路，這個(gè)OC門電路可以保證串口輸出端口SOUT和智能卡的I/O引腳不會(huì)相互影響。圖2所示的OC門電路圖例由一個(gè)雙輸入與非門芯片和一個(gè)三極管芯片組成。兩個(gè)芯片各引腳上的數(shù)字分別表示芯片的引腳編號(hào)，與非門芯片的引腳1和引腳2是輸入引腳，引腳3是芯片的接地引腳，引腳4是輸出引腳，引腳5是電源。三極管芯片的引腳1是接地引腳，引腳2是輸入引腳，引腳3是輸出引腳。與非門的引腳1與串口輸出引腳相連，與非門芯片的引腳2和引腳5與系統(tǒng)電源相連，與非門芯片的引腳4與三極管芯片的引腳2相連，三極管芯片的引腳3與智能卡的I/O口引腳相連。與非門芯片的引腳3和三極管芯片的引腳1接地。圖中SOUT引腳連至串口輸出引腳SOUT，P_IO引腳連至智能卡I/O口。VDDIO連接到系統(tǒng)電源。該電路可以防止智能卡I/O引腳和串口輸出引腳連在一起帶來的干擾。
做上述硬件設(shè)計(jì)后，本系統(tǒng)對(duì)智能卡的驅(qū)動(dòng)由嵌入式系統(tǒng)控制主芯片的上述端口，按照ISO/IEC 7816標(biāo)準(zhǔn)規(guī)定的對(duì)智能卡操作的各種時(shí)序，在相應(yīng)端口上輸出相應(yīng)電平實(shí)現(xiàn)。同時(shí)，ISO/IEC涉及的數(shù)據(jù)收發(fā)糾錯(cuò)機(jī)制，也在主芯片的串口驅(qū)動(dòng)程序中以嵌入式系統(tǒng)實(shí)現(xiàn)。
權(quán)利要求
1.一種智能卡驅(qū)動(dòng)系統(tǒng)，包括智能卡芯片，所述智能卡芯片具有收發(fā)數(shù)據(jù)的輸入/輸出引腳、復(fù)位引腳、時(shí)鐘引腳，其特征在于，所述驅(qū)動(dòng)系統(tǒng)還包括嵌入式系統(tǒng)芯片，所述嵌入式系統(tǒng)芯片具有通用輸出口、時(shí)鐘輸出口、串口輸入引腳、串口輸出引腳，其中，所述通用輸出口與所述智能卡芯片的復(fù)位引腳相連，控制復(fù)位引腳的電平；時(shí)鐘輸出口與所述智能卡芯片的時(shí)鐘引腳相連，在工作狀態(tài)下輸出系統(tǒng)時(shí)鐘至智能卡芯片；所述串口輸入引腳、串口輸出引腳與所述智能卡芯片的輸入/輸出引腳相連，在所述嵌入式系統(tǒng)的控制下實(shí)現(xiàn)串口與智能卡之間的數(shù)據(jù)通信。
2.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，進(jìn)一步包括分頻電路，連接于所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口與所述智能卡芯片的時(shí)鐘引腳之間，將嵌入式系統(tǒng)輸出的系統(tǒng)時(shí)鐘分頻后輸入智能卡芯片。
3.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，進(jìn)一步包括抗干擾電路，連接于所述嵌入式系統(tǒng)芯片的串口輸出引腳與所述智能卡芯片的輸入/輸出引腳之間。
4.如權(quán)利要求
3所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述抗干擾電路是一個(gè)由雙輸入與非門和三極管組成的集電極開路門電路。
5.如權(quán)利要求
4所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述集電極開路門電路中，與非門的兩個(gè)輸入端分別接所述嵌入式系統(tǒng)芯片的串口輸出引腳與系統(tǒng)電源，與非門的輸出端接三極管的輸入端，三極管的輸出端接所述智能卡芯片的輸入/輸出引腳。
6.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口，在空閑狀態(tài)下不輸出系統(tǒng)時(shí)鐘。
7.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述嵌入式系統(tǒng)芯片的時(shí)鐘輸出口，在空閑狀態(tài)下輸出慢時(shí)鐘。
8.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述嵌入式系統(tǒng)芯片的通用輸出口，在需要拉低智能卡復(fù)位引腳的電平時(shí)，輸出低電平；在需要拉高智能卡復(fù)位引腳的電平時(shí)，輸出高電平。
9.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述嵌入式系統(tǒng)芯片端口與所述智能卡芯片端口之間的時(shí)序，符合ISO/IEC標(biāo)準(zhǔn)，并由嵌入式系統(tǒng)提供控制。
10.如權(quán)利要求
1所述的驅(qū)動(dòng)系統(tǒng)，其特征在于，所述嵌入式系統(tǒng)芯片的串口輸入引腳、串口輸出引腳與所述智能卡芯片的輸入/輸出引腳之間的數(shù)據(jù)通信，符合ISO/IEC標(biāo)準(zhǔn)涉及的數(shù)據(jù)收發(fā)糾錯(cuò)機(jī)制，并有嵌入式系統(tǒng)的串口驅(qū)動(dòng)提供控制。
專利摘要
本發(fā)明公開了一種智能卡驅(qū)動(dòng)系統(tǒng)，包括，具有收發(fā)數(shù)據(jù)的輸入/輸出引腳、復(fù)位引腳、時(shí)鐘引腳的智能卡芯片，還包括嵌入式系統(tǒng)芯片，嵌入式系統(tǒng)芯片具有通用輸出口、時(shí)鐘輸出口、串口輸入引腳、串口輸出引腳，其中，通用輸出口與智能卡芯片的復(fù)位引腳相連，控制復(fù)位引腳的電平；時(shí)鐘輸出口與智能卡芯片的時(shí)鐘引腳相連，在工作狀態(tài)下輸出系統(tǒng)時(shí)鐘至智能卡芯片；串口輸入引腳、串口輸出引腳與智能卡芯片的輸入/輸出引腳相連，在嵌入式系統(tǒng)的控制下實(shí)現(xiàn)串口與智能卡之間的數(shù)據(jù)通信。本發(fā)明不但保證了數(shù)據(jù)傳輸速率和糾錯(cuò)性能，還可以因避免使用專用芯片管理智能卡，從而在大規(guī)模應(yīng)用中能有效降低成本，提高產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。
文檔編號(hào)G06K19/18GK1991874SQ200510136586
公開日2007年7月4日 申請(qǐng)日期2005年12月30日
發(fā)明者楊銳, 陳堅(jiān), 李德星 申請(qǐng)人:中興通訊股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan