專利名稱：采用兩級誤碼校正和檢測具有鎖定特征的容錯式計(jì)算機(jī)存貯系統(tǒng)及其元件的制作方法
總的來說，本發(fā)明涉及容錯的計(jì)算機(jī)存貯器系統(tǒng);具體地說，是涉及既采用芯片級的差錯校正編碼法又使用系統(tǒng)級的差錯校正編碼法的計(jì)算機(jī)存貯器系統(tǒng);更具體地說，本發(fā)明涉及具有在片(on-chip)差錯校正能力和允許硬件差錯再生(特別是在這些的再能能力對系統(tǒng)級的差錯恢復(fù)程序非常重要時(shí)的場合)的鎖定裝置的存貯器芯片。
由于半導(dǎo)體存貯器芯片以越來越小的特征尺寸和相應(yīng)的越來越大的電路組裝密度發(fā)展著，因此，附加的差錯校正方法(如在片差錯校正)就變得越來越重要?？偟膩碚f，一塊芯片上發(fā)生的存貯差錯屬于分離的兩大類硬差錯和軟差錯。在典型情況下，軟差錯是(比方說)背景電平中的α粒子輻射或者產(chǎn)生“脆弱單元”的參數(shù)處理靈敏度所引起的瞬態(tài)事件。所謂的“脆弱單元”是指那些在施加獨(dú)特的電壓或者數(shù)據(jù)格式時(shí)發(fā)生故障的單元，或者就是那些對噪聲、印制圖象的尺寸和圖象跟蹤極靈敏的單元。隨著芯片密度的提高，軟差錯也將變得越發(fā)頻繁。這樣，芯片密度的提高就對在片差錯校正能力特別是對軟差錯的在片差錯校片能力提出了迫切的要求。
除了發(fā)生通?？赏ㄟ^差錯校正編碼電路校正的軟差錯之外，還有可能發(fā)生硬差錯。硬差錯經(jīng)常由不理想的制造條件(如設(shè)備污染)引發(fā)。隨著存貯器寬度的增加，完備地制造芯片變得越來越困難。這樣，除了軟差錯之外，還會出現(xiàn)硬差錯。然而，硬差錯具有通常能被重現(xiàn)的聽起來荒謬的優(yōu)點(diǎn)。正是硬差錯的這種重復(fù)性提供了一種校正機(jī)制(見下文)。在存貯系統(tǒng)或芯片上通常發(fā)生的一種硬錯誤形式是“持續(xù)”故障，即某個(gè)存貯器位置不管該存貯器單元中的具體內(nèi)容如何而連續(xù)地在一個(gè)或多個(gè)比特位上指示出“0”或“1”輸出。
雖然有許多種不同的差錯校正編碼可以行之有效地在存貯器系統(tǒng)中使用，最常用的編碼是編碼字之間的最小距離為4的編碼。這樣的編碼能進(jìn)行單差錯校正和雙差錯檢測(SEC/DED)。這些編碼目前都已公知并且易于實(shí)現(xiàn)，同時(shí)被證明可靠性高，制造方便，特別是電路簡單，芯片的“不動產(chǎn)”消耗最小。很清楚，單個(gè)的差錯，不管是軟差錯還是硬差錯，都不會對這些編碼造成什么問題。而且這些編碼還能檢測到雙差錯(不管是屬于硬差錯還是軟差錯)的存在，但一般來說不能加以校正。發(fā)生兩個(gè)軟差錯時(shí)，使用這些的編碼和檢測技術(shù)看起來是不可能實(shí)現(xiàn)校正的。但在發(fā)生二個(gè)硬差錯或者一個(gè)硬差錯一個(gè)軟差錯時(shí)，上述的這些編碼和檢測技術(shù)確實(shí)適合于使用求補(bǔ)/再求補(bǔ)的算法來進(jìn)行雙差錯校正。這種算法也叫做雙補(bǔ)碼算法。這種算法在許多文獻(xiàn)如“IBM研究與發(fā)展雜志(IBMJournalofResearchandDevelopment)”1984年3月號中第124至134頁C.L.Chen和M.Y.Hsiao發(fā)表的“適用于半導(dǎo)體存貯器的差錯校正編碼的技術(shù)狀況回顧(Error-CorrectingCodesforSemiconductorMemoryApplicationsaState-of-the-artReview)”一文中得到了敘述。這種算法利用了硬差錯通常是會重現(xiàn)的這一事實(shí)，結(jié)果就能識別出發(fā)生差錯的比特位位置。這樣，雙差錯校正實(shí)際上可以實(shí)現(xiàn)。從中可以看出，硬差錯的重現(xiàn)性為在不增加編碼字的長度的情況下提高易發(fā)生硬-硬差錯或硬-軟差錯的信號存貯系統(tǒng)的可靠性提供了可能。但是，旨在克服硬差錯的重現(xiàn)性的存貯器芯片設(shè)計(jì)給系統(tǒng)級雙差錯校正特別是圍繞著現(xiàn)有的單差碼校正和雙差錯校正編碼和電路設(shè)計(jì)的系統(tǒng)中的系統(tǒng)級法差錯校正設(shè)置了障礙。
在考慮差錯校正時(shí)，存貯器結(jié)構(gòu)本身也起到一定的作用。具體地說，通常希望對存貯器數(shù)據(jù)的一個(gè)雙字(64比特)進(jìn)行存取，這里的雙字中的每一位均由一塊分離的存貯芯片提供。這樣的存貯器結(jié)構(gòu)在提供高速度和可靠性方面是有益處的。差錯校正編碼也適用于數(shù)據(jù)的雙字。這種差錯校正編碼在這里被稱作系統(tǒng)級差錯校正(和檢測)。求補(bǔ)/再求補(bǔ)算法還是在這一級別上被用來校正硬-硬或硬-軟差錯(即具有一個(gè)硬差錯的雙差錯)。具體地說，這就意味著一定量的存貯芯片將被完全用來專門存貯一些冗余編碼信息，如奇偶校驗(yàn)及和數(shù)校驗(yàn)信息。
從上面可以看出，由于高電路組裝密度的緣故，最好建立起具有在片差錯校正和檢測能力的存貯系統(tǒng)。SEC/DED編碼只限于對它們的數(shù)據(jù)字中的1位進(jìn)行校正。由于這個(gè)原因，在檢測到多位差錯時(shí)，有必要禁止任何比特校正。由于數(shù)據(jù)校正被禁止，因此多位差錯不會使SBC/DED系統(tǒng)錯誤地更改正確的數(shù)據(jù)位。在從未經(jīng)改動的數(shù)據(jù)字中產(chǎn)生有效的校驗(yàn)位時(shí)通過在片ECC系統(tǒng)進(jìn)行的“回寫”操作(即把片上ECC字與它的適當(dāng)?shù)男ｒ?yàn)位一起送回DRAM單元的操作)期間，多位差錯狀態(tài)即解除。在該系統(tǒng)中，對數(shù)據(jù)完整性的破壞只限于原始的多位錯誤。雖然這些差錯不再被檢測到，ECC系統(tǒng)在以后的存取中將不能使數(shù)據(jù)字變化。
使用這種方法的結(jié)果是芯片級的所有差錯都表現(xiàn)為軟差錯。通過把期望字與整個(gè)ECC字相比較的方法可以在制造測試中有效地進(jìn)行有故障的存貯單元的檢測。有差錯的位很容易被注意到，測試中的硬件的質(zhì)量也很容易地被估計(jì)。但在實(shí)際的存貯系統(tǒng)的操作中，整個(gè)ECC字不是從存貯芯片讀出的，并且在典型情況下讀出的數(shù)據(jù)位的位數(shù)也很少。這將大大增加芯片數(shù)據(jù)字中發(fā)生一次多位差錯后錯過有差錯的數(shù)據(jù)位的概率。這些未經(jīng)校正的系統(tǒng)級差錯將會使主系統(tǒng)發(fā)生故障。一旦發(fā)生這種差錯，后讀的存貯操作都會停止。從這里也可以看出，最好采用系統(tǒng)級的差錯校正和檢測電路來提高存貯器的可靠性。在這種情況下產(chǎn)生的問題將由本發(fā)明來解決。具體地說，最好能夠在系統(tǒng)級采用求補(bǔ)/再求補(bǔ)的算法來提高整個(gè)存貯系統(tǒng)的可靠性，特別是通過不然就不會被校正的雙差錯校正來提高系統(tǒng)可靠性。求補(bǔ)/再求補(bǔ)算法取決于重視硬差錯的能力。應(yīng)該注意到，在片差錯校正能力實(shí)際上能掩蓋住與某一特定芯片相應(yīng)的硬差錯的存在。下面將描述這種現(xiàn)象的一個(gè)詳細(xì)實(shí)例。因此，本發(fā)明用來解決芯片級差錯校正系統(tǒng)和系統(tǒng)級差錯校正系統(tǒng)之間的對立。
在本發(fā)明的一個(gè)最佳實(shí)施例中，一個(gè)容錯計(jì)算機(jī)存貯系統(tǒng)包括多個(gè)單獨(dú)的存貯部件(memoryunit)每個(gè)存貯部件都包含許多存貯單元和部件級的差錯檢測和校正系統(tǒng)。另外還有用來指示不可校正的差錯的存在情況的多個(gè)部件級裝置，這些裝置對應(yīng)于存貯器中不同的部件。上述的不可校正差錯指示裝置在有不可校正的差錯存在時(shí)至少把來自與它相對應(yīng)的存貯器部件的1個(gè)輸入位設(shè)置成一個(gè)固定值。存貯器部件最好通過一個(gè)以各個(gè)存貯器部件中接收數(shù)據(jù)的系統(tǒng)級寄存器聯(lián)接在一起。存貯系統(tǒng)最好還包括以上述的系統(tǒng)級寄存器中接收數(shù)據(jù)的系統(tǒng)級校正和檢測裝置。在本發(fā)明的實(shí)施例中的存貯器部件最好理解成具有在片差錯校正和檢測裝置的單獨(dú)的半導(dǎo)體存貯芯片。此外，最好把每個(gè)芯片看成能向一個(gè)具有系統(tǒng)級差錯校正和檢測能力的系統(tǒng)級字長寄存器(每次)提供1比特的信息。
本發(fā)明進(jìn)行這些操作的效果之一是發(fā)生與某一給定芯片有關(guān)的不可校正差錯時(shí)能進(jìn)行有效的臨時(shí)“芯片抑制”。實(shí)際上，當(dāng)一個(gè)芯片上發(fā)生這樣的差錯時(shí)，芯片的輸出將被強(qiáng)制置為一個(gè)固定值。雖然差不多肯定會產(chǎn)生后續(xù)的系統(tǒng)級差錯指示，被強(qiáng)制置位的芯片差錯的重現(xiàn)特性還是為系統(tǒng)級差錯校正和檢測電路進(jìn)行求補(bǔ)/再求補(bǔ)校正提供了可能。盡管本發(fā)明某個(gè)存貯器組件的輸出強(qiáng)制置為一固定值，由于強(qiáng)制置位的差錯呈現(xiàn)出的重現(xiàn)性，整個(gè)存貯器系統(tǒng)的可靠性反而有所提高。因此，可以得到一個(gè)與直覺截然相反的結(jié)論即使一種差錯校正措施實(shí)際上被取消，存貯器的總可靠性還是得到了提高。
因此，本發(fā)明的一個(gè)目的是提高整個(gè)計(jì)算機(jī)存貯系統(tǒng)的可靠性。
本發(fā)明的另一目的是提供一種容錯的計(jì)算機(jī)存貯系統(tǒng)。
本發(fā)明還有一個(gè)目的是提供一種有助于某些芯片級差錯的重現(xiàn)性的半導(dǎo)體存貯芯片設(shè)計(jì)。
本發(fā)明的另一個(gè)目的是提供一種既具有部件或芯片級差錯校正和檢測和系統(tǒng)級差錯校正和檢測特征的容錯存貯系統(tǒng)。
另外，本發(fā)明的還有一個(gè)目的是便于進(jìn)行硬-硬和硬-軟存貯系統(tǒng)差錯的校正和檢測。
本發(fā)明的另一個(gè)目的是擴(kuò)展高密度半導(dǎo)體存貯芯片在存貯系統(tǒng)中的應(yīng)用范圍，特別是通過在片差錯校正和檢測電路來實(shí)現(xiàn)上述的擴(kuò)展。
此外，本發(fā)明還有一個(gè)目的是使存貯系統(tǒng)能使用雙補(bǔ)碼措施在系統(tǒng)級差錯校正電路存在不可校正的差錯時(shí)來恢復(fù)數(shù)據(jù)。
本發(fā)明的另一個(gè)目的是允許用存貯器映射方法來確定通常被組件級差錯校正所掩蓋的“持續(xù)”故障的位置。
本發(fā)明的最后一個(gè)目的(并不限制于這些目的)是允許具有在片差錯校正編碼的存貯系統(tǒng)在遇到硬差錯時(shí)能從中恢復(fù)出更多的數(shù)據(jù)。
本發(fā)明的主題在說明書的結(jié)論部分中詳細(xì)地作了描述并清楚地提出了保護(hù)請求。然而對本發(fā)明的構(gòu)成，實(shí)施方法，以及其他的目的和優(yōu)點(diǎn)最好參閱下面結(jié)合附圖進(jìn)行的描述來理解。


圖1.以部分方框圖的形式示出了特別適合于進(jìn)行兩級差錯校正的存貯器構(gòu)成。
圖2.是與圖1相似的部分方框圖，但是更詳細(xì)地示出了各個(gè)存貯部件(芯片)上所配置的輸出鎖定裝置。
圖1中示出了一個(gè)特別適合于采用本發(fā)明的存貯器構(gòu)成。具體地說，圖1中示出了一個(gè)包括72個(gè)單獨(dú)的存貯芯片10的計(jì)算機(jī)存貯器構(gòu)成。這里要指出的是本發(fā)明不光適用于半導(dǎo)體存貯器，而是基本上適用于其中多個(gè)存貯器部件中的每一個(gè)均向一個(gè)寄存器提供一個(gè)或多個(gè)位輸出并且設(shè)有部件級和系統(tǒng)級差錯校正電路的任何計(jì)算機(jī)存貯系統(tǒng)。在圖1所示的系統(tǒng)中，72個(gè)存貯芯片中的每一個(gè)均向一個(gè)系統(tǒng)級寄存器或叫字寄存器25提供單獨(dú)的一個(gè)數(shù)據(jù)位。寄存器25也可以看成是通過系統(tǒng)級誤碼校正電路提供輸出數(shù)據(jù)。此外還應(yīng)看到，每個(gè)存貯器部件或者芯片10上都設(shè)有芯片級或叫部件級的誤碼校正電路20。
在圖1中示出的實(shí)施例中，可以看出單元陣列12是以選中字行14中出現(xiàn)的字長為137比特的字為單位排列的。在這137比特中，128位是數(shù)據(jù)位，其余9位是奇偶校驗(yàn)位。這對提供在片單誤碼校正和雙誤碼檢測而言就足夠了。這137位單元陣列信息被從字行14中選出后;進(jìn)入芯片級誤碼校正電路20，該電路20向狀態(tài)寄存器18提供128位經(jīng)校正后的數(shù)據(jù)。地址場信息(未示出)也應(yīng)供給存貯器部件10，解碼器22將使用這一信息從狀態(tài)寄存器18中選出單獨(dú)的一個(gè)輸出位。芯片1至72上的解碼器22的輸出被送至寄存器25中相應(yīng)的單元中，這些單元典型情況下包括觸發(fā)器電路元件。具體地說，從圖中可以看出，系統(tǒng)級寄存器25有72個(gè)信息位，其中64位為數(shù)據(jù)位，其采8位包含有奇偶校驗(yàn)信息。在這樣的冗余度下，單誤碼校正和雙誤碼校正都是可能的。所用的編碼和使用的檢測校正電路(無論是部件級還是系統(tǒng)級)的具體性質(zhì)與本發(fā)明的實(shí)施基本無關(guān)。因此，任何適當(dāng)?shù)木幋a都可以用于上述目的。
圖1中所示的系統(tǒng)的缺點(diǎn)在于特定的單元陣列12中出現(xiàn)的硬差錯碼(如“持續(xù)”故障)將使系統(tǒng)級誤碼校正編碼電路采用求補(bǔ)/再求補(bǔ)法來從硬-硬和硬-軟誤碼(即具有硬誤碼性質(zhì)的雙誤碼)中恢復(fù)數(shù)據(jù)。此外，還需注意的是不能用圖1中的存貯器系統(tǒng)的具體結(jié)構(gòu)來限制本發(fā)明。如上所述，編碼的選擇是相當(dāng)隨意的，而且所用的芯片數(shù)和單元陣列12中具體的字構(gòu)成也是如此。圖1中的有關(guān)方面是圍繞著兩級誤碼校正能力及存貯器部件的獨(dú)立結(jié)構(gòu)而設(shè)置的，特別是圍繞著向寄存器25提供獨(dú)立的信息位這一特點(diǎn)而設(shè)置的。
為了更全面地理解圖1所示系統(tǒng)中存在的問題，現(xiàn)在考慮“硬誤碼(如持續(xù))形成”這一問題的一個(gè)簡化例子。現(xiàn)在來考慮一個(gè)存貯器結(jié)構(gòu)，其中每個(gè)字都包括8個(gè)比特，前4位為數(shù)據(jù)位，后4位奇偶和數(shù)校驗(yàn)位。僅僅是為了解釋的需要，假定誤碼校正編碼矩陣如下表所示表110111000110101001110001001110001假定討論中的存貯器陣列的最初兩個(gè)輸出位的位置上發(fā)生了兩個(gè)“持續(xù)”故障。如果把四位數(shù)據(jù)“0000”寫入存貯器，根據(jù)前面提供的矩陣寫入陣列的是“00000000”。然而，從存貯器讀出的數(shù)據(jù)為1100，指示著一個(gè)由于2個(gè)“持續(xù)”故障而引起的錯誤形式。當(dāng)希望存入存貯器陣列的數(shù)據(jù)是“0100”時(shí)，根據(jù)前面的矩陣給出的奇偶校驗(yàn)矩陣而寫入陣列中的是“01000111”。由于前面的二個(gè)輸出位的位置上發(fā)生“持續(xù)”故障，從陣列中讀出的數(shù)據(jù)是“11000111”。由于部件級的誤碼校正能力的緣故，從存貯器讀出的數(shù)據(jù)0100清楚地指示著“0000”的一個(gè)誤碼格式，因?yàn)檫@是與寫入存貯器的相同的格式。由此可以看出，根據(jù)寫入存貯器的數(shù)據(jù)情況，“持續(xù)”故障的存在與否可能被掩蓋起來。事實(shí)上正是這些故障的被掩蓋通常聘用制了用于校正硬-硬誤碼的求補(bǔ)碼/再求補(bǔ)算法的應(yīng)用。上面的情形可用下表來加以總結(jié)
表Ⅱ持續(xù)故障11寫入數(shù)據(jù)0000寫入字00000000讀出數(shù)據(jù)1100誤碼1100寫入數(shù)據(jù)0100寫入字01000111讀出字11000111讀出數(shù)據(jù)0100誤碼0000現(xiàn)在來參照圖2，圖中存貯器部件10′取代了存貯器單元10。具體地說，從圖2中可看出，部件級或叫芯片級差錯校正電路20仍然被采用，用來通過“與”門53向鎖存器50提供一個(gè)不可校正誤差錯指示信號。芯片首先初始化，使在片ECC“之后”的所有ECC字具有正確的數(shù)據(jù)和奇偶校驗(yàn)位。初始化完成之后，使用SET MODE(狀態(tài)設(shè)置)信號線設(shè)置鎖存器52，使得不可校正誤碼檢測信號能通過與門53在輸出鎖定和出現(xiàn)硬差錯時(shí)設(shè)置鎖存器50。SET MODE信號的產(chǎn)生可采用常規(guī)的公知方法，如利用現(xiàn)有的一個(gè)或幾個(gè)輸入端上的過電壓或者通過最近定義的JEDEC標(biāo)準(zhǔn)(其中CE和W在RE之前被激活，對RE上的地址進(jìn)行譯碼)來產(chǎn)生。
不可校正差錯的存在情況可以通過對一由差錯校正/檢測電路產(chǎn)生的差錯位置矢量中被改變的“1”比特的位數(shù)進(jìn)行計(jì)數(shù)來指示出。如果選定的編碼是單差錯校正/雙差錯檢測編碼而且功能塊20被設(shè)置成能指示差錯發(fā)生的位置，那么只要簡單地對比特進(jìn)行計(jì)數(shù)就可確定發(fā)生的誤碼是否多于一個(gè)。如果是，則提供一個(gè)不可校正差錯發(fā)生信號，并通過“與”門53送至鎖存器50的置位輸入端S。鎖存器50的復(fù)位輸入端R與上面連接SETMODE的方法一樣接有控制信號。RESETMODEA只使鎖存器50復(fù)位，使之在系統(tǒng)差錯恢復(fù)完成之后返回到正常操作;數(shù)據(jù)可以從陣列中讀出，直到又一次遇到多位差錯。RESETMODEB也是通過如上所述的相同辦法來提供，該信號能用來禁止整個(gè)鎖定功能，使來自陣列的數(shù)據(jù)在遇到有多位誤碼時(shí)不經(jīng)檢查而進(jìn)行存取。RESETMODEA和B可以和系統(tǒng)差錯恢復(fù)結(jié)合起來使用，使得在片ECC“后面”的故障區(qū)域中來的數(shù)據(jù)被映射、校正，并使用不影響正常芯片的方法放置入另一區(qū)域。鎖存器50的輸出通過開關(guān)51控制著對存貯器部件10′的輸出的選擇。具體說來，開關(guān)51的正常操作是單獨(dú)的位輸出信號直接由解碼器22提供，但是在發(fā)生不可校正的差錯時(shí)，開關(guān)51把輸出設(shè)置成一固定值。典型情況下這個(gè)固定值所圖中的“+V”符號所示為二進(jìn)制“1”，但也可以把+V信號地接地而改為二進(jìn)制“0”。就這樣，出現(xiàn)不可校正的誤碼時(shí)將使存貯器部件10′的輸出被強(qiáng)制置成一固定值。這就提供了硬誤碼的重現(xiàn)能力，而這種能力是在系統(tǒng)級采用的用來校正硬-硬或者軟-硬誤碼的求補(bǔ)/再求補(bǔ)的正常操作所必需的。因此，一旦在容錯存貯器系統(tǒng)中采用圖2中所示的存貯器部件10′，就可達(dá)到更高的可靠性。如不改動存貯器部件，則一旦發(fā)生系統(tǒng)級的雙誤碼，數(shù)據(jù)就不可恢復(fù)。如果對存貯器部件加以改進(jìn)，則所有的系統(tǒng)級硬-硬和硬-軟誤碼都是可以校正的。
由上可知，本發(fā)明提供了一種用于提供存貯器系統(tǒng)，特別是包括多個(gè)集成電路芯片的高密度半導(dǎo)體存貯器的容錯能力的機(jī)制。具體地說，本發(fā)明提供了為了提高整個(gè)系統(tǒng)的糾錯能力而將芯片級存貯系統(tǒng)的輸出強(qiáng)制置于一固定值的與直覺相反的解決方法。申請人采用近于荒謬的強(qiáng)調(diào)出錯的方法來提高差錯校正能力。因此可以認(rèn)為申請人在存貯器結(jié)構(gòu)和差錯校正方面取得了顯著的進(jìn)步，而且申請人選用的方案成本最低，且適用于具備在片誤碼校正能力的任何存貯器芯片。
上面講到的參照整個(gè)芯片的在片誤碼校正能力還可以工作在如半個(gè)芯片、四分之一芯片、八分之一芯片等等的小片上，視芯片結(jié)構(gòu)而定。
雖然本發(fā)明在這里是參照一些最佳實(shí)施例來描述的，本技術(shù)領(lǐng)域內(nèi)的熟練人員可以從中進(jìn)行許多改動和變化。后面權(quán)利要求書應(yīng)視為包括落入本發(fā)明的精神實(shí)質(zhì)和范圍內(nèi)的所有的這些改動和變化。
權(quán)利要求
1.一種容錯的計(jì)算機(jī)存貯系統(tǒng)，包括多個(gè)數(shù)字存貯部件，該系統(tǒng)接收地址信息并作出響應(yīng)作出數(shù)據(jù)信息，其特征為多個(gè)部件級差錯校正和檢測裝置，上述裝置與不同的存貯器部件相對應(yīng)，用來在上述的存貯器部件內(nèi)校正和檢測從存貯器單元讀出的數(shù)據(jù)中的差錯并且產(chǎn)生一個(gè)不可校正差錯信號，與不同的上述存貯器部件相對應(yīng)的多個(gè)部件級鎖定裝置，該裝置在從相應(yīng)的上述部件級差錯校正和檢測裝置接收到上述的不可校正誤碼信號時(shí)至少把來自相應(yīng)的存貯器部件的一個(gè)輸出位設(shè)置成一固定值，從上述的存貯器部件接收數(shù)據(jù)的系統(tǒng)級差錯校正和檢測裝置，所述的系統(tǒng)級校正和檢測裝置能借助于上述的鎖定裝置的操作來校正硬誤碼。
2.根據(jù)權(quán)利要求1的存貯器系統(tǒng)，其特征在于上述的存貯器部件包括半導(dǎo)體存貯芯片。
3.根據(jù)權(quán)利要求1的存貯器系統(tǒng)，其特征在于部件級差錯校正和檢測裝置進(jìn)行單差錯校正和雙差錯檢測。
4.根據(jù)權(quán)利要求1的存貯器系統(tǒng)，其特征在于能控制一個(gè)禁止裝置的激勵端的模式轉(zhuǎn)換裝置。
5.一種容錯存貯器部件，適用于包括許多存貯單元、接收地址信息并由此作出響應(yīng)輸出數(shù)據(jù)信息的一種存貯器系統(tǒng)，其特征在于用于對以上述的存貯單元讀出的數(shù)據(jù)進(jìn)行差錯校正和檢測以及產(chǎn)生一個(gè)不可校正差錯信號的裝置，能在從上述的差錯校正和檢測裝置中收到一個(gè)不可校正差錯信號時(shí)把上述存貯器部件的至少一個(gè)輸出位設(shè)定為一個(gè)固定值的鎖定裝置。
6.根據(jù)權(quán)利要求4的存貯器部件，其特征在于該部件被配置在一片單獨(dú)的集成電路芯片上。
7.根據(jù)權(quán)利要求5的存貯器部件，其特征在于上述的差錯校正和檢測裝置進(jìn)行單差錯校正和雙差錯檢測。
全文摘要
本發(fā)明為一存貯器系統(tǒng)，包括多個(gè)存貯部件。每個(gè)部件都具有部件級的差錯校正能力并與一個(gè)系統(tǒng)級誤碼校正功能塊相連。通過采用對某個(gè)存貯器部件的不可校正差錯作出響應(yīng)而把該存貯器部件的輸出固定的裝置，存貯器的可靠性有所增強(qiáng)。這種強(qiáng)制產(chǎn)生硬差錯的近乎荒謬的做法卻提高了整個(gè)存貯器系統(tǒng)的可靠性，原因是這樣能采用依靠重現(xiàn)性差錯進(jìn)行正確操作的求補(bǔ)/再求補(bǔ)算法。
文檔編號G06F11/10GK1045472SQ90100790
公開日1990年9月19日 申請日期1990年2月17日 優(yōu)先權(quán)日1989年3月10日
發(fā)明者羅伯特·馬丁·布萊克, 道格拉斯·克雷格·博斯恩, 陳鋇龍, 約翰·阿特金森·法菲爾德, 霍華德·利奧·卡頓, 洛婷澈 申請人:國際商業(yè)機(jī)器公司