專利名稱：居于存貯器板的診斷測試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息處理系統(tǒng)包括多個(gè)處理裝置通過共享接口連接到存存貯口的多個(gè)存貯器板上，尤其是楚及使處理器起動(dòng)存貯器中的診斷功能，同時(shí)使在接口的通信量減到最少。
近些年，信息處理裝置的性能有顯著改善，特別在快速處理數(shù)據(jù)方面，信息處理網(wǎng)絡(luò)增加使用多個(gè)處理裝置共享公用接口以在處理器與主存之間傳輸數(shù)據(jù)，主存的典型形式是由許多存貯器板組成。當(dāng)今潮流趨于大容量的主存存貯器，使用大量的存貯器板。存貯器子系統(tǒng)的改進(jìn)與處理器的改進(jìn)不同步，這尤其在網(wǎng)絡(luò)中使用多個(gè)并行處理器時(shí)特別明顯。因而，一直更改著系統(tǒng)或網(wǎng)絡(luò)的結(jié)構(gòu)，以對(duì)主存進(jìn)行補(bǔ)償，主存與處理裝置相比其操作相對(duì)較慢。為了把處理器從主存中存貯器板上分離開，高速緩沖存貯器與其它一些技術(shù)被采用。
每當(dāng)計(jì)算機(jī)系統(tǒng)接通電源，這個(gè)系統(tǒng)不能做好使用準(zhǔn)備。除非確實(shí)在被稱為初始程序加載(IPL)的最后準(zhǔn)備的條件下。這個(gè)過程包括系統(tǒng)裝入初始程序，以及系統(tǒng)的最后測試，包括對(duì)在存中的存貯器陣列的診斷測試，存貯器陣列由單個(gè)的存貯單元(locations or cells)組成，每個(gè)單元能存貯一比特表示邏輯1或邏輯0。診斷測試是用來確認(rèn)存貯單元的每一個(gè)都能準(zhǔn)確地存貯邏輯1與邏輯0，沒有兩個(gè)單元短接在一起。
在信息處理網(wǎng)絡(luò)中采用多個(gè)處理器及多個(gè)包括主存存貯器的存貯器板，傳統(tǒng)的對(duì)存貯器的診斷測試的方法是采用一個(gè)或多個(gè)處理器產(chǎn)生一個(gè)予定的數(shù)據(jù)型及指明存貯器陣列的特定部分的數(shù)據(jù)存貯指令并通過接口把這些提供給主存。這種數(shù)據(jù)型寫入存貯器陣列中所選中的部分，而后由處理器發(fā)出取指令被續(xù)回處理器。這取回的數(shù)據(jù)與數(shù)據(jù)原型比較以確認(rèn)存貯器陣列中的該部分完好的功能。
當(dāng)然，全部的存貯器陣列都必須測試，這就在主存接口上消耗掉相當(dāng)多的時(shí)間并需要大量的處理器開銷，事實(shí)上，存貯器測試典型的消耗占IPL硬件測試時(shí)間的百分之九十至百分之九十五。而這個(gè)問題部分的是由要求確認(rèn)存貯器完好性的離散數(shù)據(jù)型的數(shù)目所引起的，主要因素是在獲取存貯器存取當(dāng)中所涉及的處理器與接口的開銷。因?yàn)樘幚砥鲌?zhí)行這種測試必須是順序或無重迭的尋訪存貯器板。這個(gè)困難隨著構(gòu)成主存的存貯器板的數(shù)目而增加。
存貯器測試技術(shù)近來的改進(jìn)是存貯器板裝置自我測試。例果美國專利NO.4、667、330(Kumagai)揭示了一種做為存貯器陣列中的同一塊集成電路的自我診斷電路，以檢測有缺陷的單元。待存貯的數(shù)據(jù)被提供給有自我診斷電路的陣列中，接著讀出陣列的數(shù)據(jù)并同診斷電路中的數(shù)據(jù)相比較。在美國專利NO.4、757、503海依思(Hayes等人)中，一個(gè)測試發(fā)生器形成在隨機(jī)存取存貯器集成電路上，產(chǎn)生予定的數(shù)據(jù)型序列施加在RAM中的至少兩個(gè)存貯陣列中的每一個(gè)上，一個(gè)存貯陣列的每個(gè)縱列中數(shù)據(jù)與另一個(gè)存貯陣列相同縱列中的數(shù)據(jù)相比較，在有任何不一致的情況下就產(chǎn)生一個(gè)故障信號(hào)。
美國專利NO、4、782、486(Lipcon等人)揭示一種自我測試存貯器，在這種存貯器中測試數(shù)據(jù)型靠中央處理器單元通過一種公用存貯器控制邏輯同時(shí)寫入所有的存貯器庫(memorybanks)其后，在同每一個(gè)存貯器板連通的情況下，把參改存貯器庫中的內(nèi)容與其它存貯器庫中相對(duì)應(yīng)單元的內(nèi)容相比較。
在某些條件下這些方法證明是令人滿意的，但它們沒有提出在網(wǎng)絡(luò)中快速診斷測試多個(gè)存貯器板的要求，在網(wǎng)絡(luò)中這些存貯器板與多個(gè)處理器通過共享接口互相影響。而且，它們要求與不同陣列或是每一集成塊中的邏輯相互比較。這樣的代價(jià)會(huì)抑制多片集成塊的存貯器板。
因此，本發(fā)明的目的是提供一種信息處理網(wǎng)絡(luò)，在該網(wǎng)絡(luò)中通過共享接口處理的裝置可以施行迭加或同時(shí)在多個(gè)存貯器板上診斷測試。
本發(fā)明的另一個(gè)目的，是通過減少在測試過程中處理器(存貯器板測試器)必不可少的收獲取對(duì)存貯器的存取的次數(shù)，減少存貯器陣列在生產(chǎn)測試與初始化程序加載測試中的時(shí)間。
再一個(gè)目的是提供一種信息處理網(wǎng)絡(luò)，其中處理器起動(dòng)對(duì)存貯器陣列的診斷測試在沒有由于在存貯器接口的通信或不同步的存貯器刷新操作引起的延遲或中斷的情況下繼續(xù)進(jìn)行。
為了達(dá)到上述的以及其它一些目的，這里提供的存貯器陣列的診斷測試方法在數(shù)據(jù)處理系統(tǒng)中完成，這個(gè)系統(tǒng)包括一個(gè)操作比較編碼數(shù)據(jù)的存貯器陣列的存貯器，以及一個(gè)連接上述處理器的構(gòu)型和存貯器的接口，在處理裝置構(gòu)型與存貯器之間傳送比特編碼數(shù)據(jù)。這個(gè)方法包括下述步驟用這種處理構(gòu)型產(chǎn)生存貯比特編碼數(shù)據(jù)在存貯陣列中與所選位置對(duì)應(yīng)的地址信息的比較指令，再由處理構(gòu)型產(chǎn)生后繼的向所選位置存入的數(shù)據(jù)型。
通過接口將比較指令、地址信息及數(shù)據(jù)型傳送給存貯器;
響應(yīng)指令及地址信息，將數(shù)據(jù)型存入存貯器中的第一個(gè)寄存器，將此數(shù)據(jù)型寫入陣列中所選單元，再從所選單元續(xù)出數(shù)據(jù)寫入存貯器的第二個(gè)寄存器，并比較第一與第二寄存器中的數(shù)據(jù)，如果第一與第二寄存器中的數(shù)據(jù)相同，則證明陣列是完好的，在這些寄存器中的數(shù)據(jù)的不同就認(rèn)別出故障。
最好是，這種數(shù)據(jù)處理系統(tǒng)包括多個(gè)處理裝置，這些裝置帶有包含多個(gè)存貯器板的存貯器，處理裝置與板共享公用的主存接口。至少處理裝置之一含有產(chǎn)生“比較”指令并經(jīng)接口將比較指令提供給存貯器板以便對(duì)存貯器板診斷測試的邏輯以及通常的處理器邏輯，此邏輯是提供存指令將數(shù)據(jù)存貯在存貯器陣列中，以及提供取指令從陣列中取出數(shù)據(jù)。
每個(gè)存貯器板包括一個(gè)保持寄存器用以寄存予先設(shè)定的由處理裝置與比較指令一起供給的數(shù)據(jù)型，進(jìn)一步，每個(gè)存貯器板包括為了向存貯器陣列中的由比較指令指明的所選單元寫入數(shù)據(jù)型的邏輯。這個(gè)數(shù)據(jù)而后從陣列中出送入存貯器板上的續(xù)回寄存器，并且把續(xù)回寄存器的內(nèi)容同保持寄存器中的內(nèi)容相比較，其中有不相符的情況時(shí)，會(huì)有一個(gè)故障信息通過接口提供給處理裝置。
與由處理裝置控制診斷測試的常規(guī)方法相比較，本發(fā)明的測試實(shí)際需要很少的時(shí)間，大量的診斷測試在主存內(nèi)完成在存貯器測試的幾乎所有時(shí)間里使每個(gè)處理器空閑出進(jìn)行其它工作，這些其它工作可以包括起動(dòng)連結(jié)著多個(gè)存貯器板的其它板的診斷測試，測試每個(gè)存貯器單元所需周期的數(shù)目被減少，連同處理器與存貯板之間接口被占用的時(shí)間也減少了，每個(gè)存貯器板一接收到比較指令及相伴隨的數(shù)據(jù)型，這個(gè)板就繼續(xù)把時(shí)間用在完成診斷測試功能上，沒有來自接口通信或不同步的存貯器刷新操作的中斷或其它降低。
參閱附圖及詳細(xì)描述，可以進(jìn)一步正確理解本發(fā)明上述的及其它一些目的和優(yōu)點(diǎn)，其中

圖1是信息處理網(wǎng)絡(luò)的圖示，其中多個(gè)處理裝置通過共享接口與主存連接，主存包括多個(gè)存貯器板，圖2是時(shí)序波形圖，表示初始程序加載期間的存貯器陣列的常規(guī)測試;及圖3是與圖2相類似的時(shí)序波形圖，表示本發(fā)明所給出的存貯器陣列測試。
現(xiàn)在來看附圖，圖1示出對(duì)比特編碼數(shù)據(jù)執(zhí)行所選操作進(jìn)行存貯的一種信息處理網(wǎng)絡(luò)16。這個(gè)系統(tǒng)包括兩個(gè)處理裝置，由18和20標(biāo)明，每一個(gè)都伴隨著對(duì)數(shù)據(jù)進(jìn)行操作的電路，而且提供指令以及向主存送取相關(guān)的數(shù)據(jù)。仲裁線22連接兩個(gè)處理器，結(jié)合在兩個(gè)處理裝置中的判優(yōu)邏輯將優(yōu)先分配一個(gè)處理器對(duì)接口進(jìn)行使用?？梢灾?，在網(wǎng)絡(luò)中的處理裝置的電路可以由單個(gè)處理裝置或多個(gè)處理裝置構(gòu)成，在多處理裝置中為了所有處理裝置的點(diǎn)對(duì)點(diǎn)的連接，設(shè)有多條仲裁連接線。
接口將處理裝置與主存連接，主存包括多個(gè)存貯器板如在24，26及38所標(biāo)示的。以存貯器，板24為例，包括緩沖器30，保持寄存器32，存貯比特編碼數(shù)據(jù)的存貯器陣列34，比較寄存器36，狀態(tài)寄存器38及包括一個(gè)比較電路的邏輯電路40。存貯在存貯器陣列的數(shù)據(jù)也被送入保持存貯器32，用于后面運(yùn)用比較電路同從陣列中讀出并遞入比較寄存器36的數(shù)據(jù)相比較。
存貯器板26與存貯器板24相類似，包括一個(gè)緩沖器42，保持寄存器44，存貯器陣列46，一個(gè)比較寄存器48，一個(gè)狀態(tài)寄存器50及包括比較電路的邏輯電路52。同樣的，存貯器板28包括一個(gè)緩沖器54，一個(gè)保持寄存器56，存貯器陣列58，一個(gè)比較寄存器60，一個(gè)狀態(tài)寄存器62及邏輯電路64，這些組件與它們在存貯器板24上的對(duì)應(yīng)組件的作用是完全一致的。人們可知，主存可以包括任意數(shù)目如24，26和28號(hào)板那樣的存貯器板。
接口與處理器及存貯器板發(fā)生聯(lián)系包括數(shù)據(jù)總線66，指令/地址總線68及通信總線70，每條總線都與所有的處理裝置和存貯器板連接，并且同其它總線一起并行傳送數(shù)據(jù)，數(shù)據(jù)總線66傳送的是可簡稱為工作信息，也就是與系統(tǒng)用戶有直接利益的大部分信息，指令/地址總68傳送有關(guān)取，存或其它的操作專門工作數(shù)據(jù)的指令的控制信息，以及包括字節(jié)對(duì)齊的(byte-algned)起始地址的地址信息，在地址中已存有數(shù)據(jù)，或這樣的數(shù)據(jù)將存入該地址，以及接位數(shù)所表示的地址長度。
通信總線70是用于從存貯器板之一向處理裝置之一傳送狀態(tài)信息，與此同時(shí)經(jīng)數(shù)據(jù)總線向處理裝置傳送工作信息?？偩€70還被用于由存貯器板通知處理裝置存貯器板需要服務(wù)。也就是遭遇到內(nèi)部故障，存在缺陷等。
通信線72，74和76能夠存貯器板向總線70傳送狀態(tài)信息，而后經(jīng)控制線78與80之一傳送給適當(dāng)?shù)奶幚硌b置。狀態(tài)信息僅沿一個(gè)方向從存貯器板之一向控制裝置之一傳送。
指令線82和84向總線68傳送指令和地址信息，指令線86，88和90之一從總線68向適當(dāng)?shù)拇尜A器板提供信息，指令信息是單向的(從處理器向存貯器板)，指令線82和84兩端的箭頭指明當(dāng)傳送指令對(duì)每個(gè)處理裝置可以通知剩下的處理器有關(guān)存取的地址和字節(jié)的長度。
數(shù)據(jù)線92和94在處理器總線66之間，數(shù)據(jù)96，98和100在存貯器板與數(shù)據(jù)總線之間，適于雙向傳輸工作信息。這個(gè)接口所含對(duì)數(shù)據(jù)總線66控制使用的數(shù)據(jù)通道在圖1中沒有示出。對(duì)接口的進(jìn)一步說明，可參改美國專利申請(qǐng)編號(hào)NO.445，320，各為“高性能共享主存接口”1989，12.4的申請(qǐng)，以及轉(zhuǎn)讓給本申請(qǐng)的受讓人。
一個(gè)時(shí)鐘振蕩器102向處理裝置18和20及存貯器板24，26及28提供時(shí)鐘信號(hào)。這個(gè)時(shí)鐘信號(hào)由在規(guī)定時(shí)鐘頻率內(nèi)產(chǎn)生的各個(gè)時(shí)間脈沖組成，提供一致的時(shí)鐘周期。
當(dāng)信息處理系統(tǒng)接通電源時(shí)，硬件被檢測，且某些初始化程序被裝入存貯器陣列，來自予期的用戶的任何輸入之前，這個(gè)被稱為初始化程序加載(IPL)的過程，包括存貯器板的診斷測試。為了使用戶更加滿意，最理想的是在盡可能短的時(shí)間內(nèi)完成初始化程序加載，途要記住所需要的包括存貯器陣列的硬件測試，應(yīng)充分證明它們的可靠性。如前所述，存貯器的診斷測試占硬件測試所需時(shí)間的百分之九十五，當(dāng)代潮流是增大主貯存貯器，通過額外增加存貯器板或用大容量存貯器板，或同時(shí)采用這種辦法。同時(shí)強(qiáng)調(diào)需要用改進(jìn)的方法測試存貯器陣列。
采用本發(fā)明，通過處理裝置的可靠的控制邏輯向存貯器板的轉(zhuǎn)移，存貯陣列測試可以更有效的完成。圖2的時(shí)序波形圖表示的是用常規(guī)方法處理器-控制的診斷測試方法的情況，在第一個(gè)周期處理器發(fā)出一存貯指令，以使在第二個(gè)周期，數(shù)據(jù)型傳輸?shù)剿x存貯器板。此數(shù)據(jù)型是予定的邏輯1及邏輯0的序列，設(shè)計(jì)成測試存貯器的完好性。在第三個(gè)周期，所選存貯器板開始對(duì)自身的存貯器陣列進(jìn)行一次存取。尤其是通過兩條控制線行地址選通(RAS)及列地址選通(CAS)向陣列存取。行地址選通起動(dòng)數(shù)據(jù)陣列的存取依賴于第二時(shí)鐘周期起始的有效，而列地址選通是在第四時(shí)鐘周期起始有效。一旦CAS處于有效狀態(tài)，數(shù)據(jù)被寫入陣列的所選單元。而后行地址與列地址選通降回?zé)o效。圖2圖3聯(lián)系起來看，應(yīng)該注意，當(dāng)RAS與CAS在波形圖上處于高電平時(shí)有效，與其它的線一致，實(shí)際上RAS與CAS是“負(fù)有效”，也就是低電平有效。
在周期7，處理器發(fā)出取指令，行地址選通與列地址選通分別在周期8與周期9再次有效。在周期10從陣列讀出數(shù)據(jù)并在周期9內(nèi)傳送到處理器。在第12時(shí)鐘周期，取出的數(shù)據(jù)與原始數(shù)據(jù)比較。
圖3說明了本發(fā)明的存貯器陣列的診斷測試。當(dāng)予選存貯器板24，26和28之一時(shí)，初始步驟(前5個(gè)時(shí)鐘周期)與常規(guī)處理步驟相類似，關(guān)鍵區(qū)別是處理裝置(例如處理器18)發(fā)出比較指令而不是存指令，有如前述，在時(shí)鐘周期4數(shù)據(jù)型被寫入存貯器陣列(例如在板34上的存貯器陣列)的所選單元。而下步在周期4這個(gè)數(shù)據(jù)型被寫入保持寄存器32。在第8個(gè)時(shí)鐘周期這數(shù)據(jù)型被讀回到比較寄存器。在下一個(gè)周期，比較寄存器與保持寄存器中的內(nèi)容在邏輯電路4中進(jìn)行比較。如果寄存器32與36中的內(nèi)容比較結(jié)果沒有不同，相關(guān)于數(shù)據(jù)型和所選單元可以證實(shí)陣列完好。相反的在任何一位產(chǎn)生了差別，則狀態(tài)寄存器存入一個(gè)故障狀態(tài)并且通過信總線70一個(gè)故障信息提供給處理器。
圖3的時(shí)序波形圖，是基于予定的數(shù)據(jù)型寫入存貯器陣列的一個(gè)單獨(dú)單元的情形。事實(shí)上，在每個(gè)存貯器板上的邏輯電路(分別在40、52和64板上)可以在其相主的存貯器板上將數(shù)據(jù)同時(shí)寫入多個(gè)集成塊上的多個(gè)單元。這一特征可以減少對(duì)存貯器陣列測試所需時(shí)間。
因此，這個(gè)電路常駐在存貯器板上，少許增加了測試存貯器陣列的速度，然而由于上述的例子假定處理器在每種情況下，接口競爭過程中不需花費(fèi)時(shí)間，效率大大超過這種比較所暗示的，在多個(gè)處理器的任何結(jié)構(gòu)分享的公用接口上多個(gè)處理器忙于存貯器陣列的診斷測試，所涉及的每個(gè)處理器必須同其它處理器競爭使用主存接口。這種常規(guī)測試的順序(圖2)需要處理器兩次獲取使用接口，一次是為了向貯器板存數(shù)據(jù)型，一次是為了從陣列中取數(shù)。相比之下處理器18可以僅僅對(duì)主存接口使用一次就測試這些陣列。
這里產(chǎn)生的另一個(gè)優(yōu)點(diǎn)是其中本發(fā)明的存貯器板的診斷測試僅需要接口使用總量的一半，尤其是第一個(gè)周期提供的比較指令，而常規(guī)順序需要使用接口的兩個(gè)時(shí)鐘周期。例如處理裝置18，向存貯器板之一每發(fā)出一個(gè)比較指令后，這個(gè)處理器便可以自由地進(jìn)行其它工作，包括這個(gè)處理器向其它存貯器板提供比較指令。因此，多個(gè)存貯器板的多個(gè)存貯器陣列測試可以同時(shí)進(jìn)行。
當(dāng)再有一個(gè)優(yōu)點(diǎn)產(chǎn)生于這樣的事實(shí)，即存貯器陣列通常不工作，而且需要予定數(shù)目的時(shí)鐘周期進(jìn)行充電，或者準(zhǔn)備從存貯器陣列讀數(shù)據(jù)或是對(duì)它們寫數(shù)據(jù)。當(dāng)然所需周期數(shù)目由于陣列的類型和周期的長度而變化，但是在任何一種情況下都要增加尋訪陣列所需的時(shí)間。那種常規(guī)的測試順序，首先需要對(duì)陣列存取將數(shù)據(jù)存入陣列，其后，在行地址和列地址選通變?yōu)闊o效之后，從陣列中取回?cái)?shù)據(jù)。相比之下，由于比較功能在存貯器板上執(zhí)行，這就無需重新啟動(dòng)控制存貯器陣列工作的行地址選通。
再次同常規(guī)順序?qū)Ρ龋硪粋€(gè)優(yōu)點(diǎn)是不同步的操作如存貯器刷新，不干擾存貯器板的診斷測試。這樣的操作卻可延遲常規(guī)的測試，尤其是，如果它們發(fā)生在存指令和取指令期間。因此，本發(fā)明的信息處理網(wǎng)絡(luò)，其中主存的存貯器板響應(yīng)來自處理裝置的指令測試存貯器陣列可減少測試所需的時(shí)間和對(duì)接口的使用。
本發(fā)明主要特點(diǎn)是一種處理比特編碼數(shù)據(jù)的系統(tǒng)，其特征為一種處理電路結(jié)構(gòu)包括至少一個(gè)處理裝置用以操作比特編碼數(shù)據(jù)。一種具有存貯器陣列的存貯器用以存貯比特編碼數(shù)據(jù)，以及一個(gè)連接處理電路結(jié)構(gòu)與存貯器的接口用以在處理電路結(jié)構(gòu)與存貯器之間傳送比特編碼數(shù)據(jù)，所說的處理電路結(jié)構(gòu)包括產(chǎn)生比較指令及地址數(shù)據(jù)的裝置，該地址對(duì)應(yīng)于存貯數(shù)據(jù)的數(shù)據(jù)陣列中所選單元;
一種在處理裝置電路結(jié)構(gòu)中的裝置用以產(chǎn)生數(shù)據(jù)型以及用于經(jīng)過接口將數(shù)據(jù)傳送給存貯器;以及一種在存貯器中數(shù)據(jù)操作裝置用以在數(shù)據(jù)型存貯在存貯陣列之后檢驗(yàn)數(shù)據(jù)型的完好，所說的數(shù)據(jù)操作裝置包括一個(gè)第一中介數(shù)據(jù)保持裝置從處理電路結(jié)構(gòu)接收數(shù)據(jù)型，一個(gè)第二中介數(shù)據(jù)保持裝置，一個(gè)裝置，響應(yīng)比較指令及地址數(shù)據(jù)，用以將第一保持裝置中的數(shù)據(jù)型寫入存貯器陣列中的所選單元，然后讀出所選單元中的數(shù)據(jù)送入第二中介數(shù)據(jù)保持裝置;然后比較第一與第二中介數(shù)據(jù)保持裝置中的數(shù)據(jù);以及當(dāng)?shù)诙３盅b置中的數(shù)據(jù)與第一保持裝置中的數(shù)據(jù)不一致時(shí)指示故障;
其特征為所說的存貯器包括多個(gè)存貯器板，每個(gè)存貯器板具有數(shù)據(jù)陣列，一個(gè)保持寄存器用以從處理裝置之一接收數(shù)據(jù)型，一個(gè)比較寄存器用以接收從存貯器陣列中讀出的數(shù)據(jù)，以及一個(gè)比較電路用以比較保持寄存器與比較寄存器中的內(nèi)容，所說的保持寄存器與比較寄存器分別提供第一與第二中介數(shù)據(jù)保持裝置。
其特征為所說的接口包括一個(gè)數(shù)據(jù)總線用以傳送數(shù)據(jù)型，以及一個(gè)指令/地址總線用以傳送比較指令及地址信息，這個(gè)數(shù)據(jù)總線與指令/地址總線被處理電路結(jié)構(gòu)和所有存貯器板共享。
其特征為每個(gè)所說的存貯器板包括一個(gè)狀態(tài)寄存器，如果在第一與第二保持裝置中的數(shù)據(jù)不同，所說的響應(yīng)比較指令的裝置在狀態(tài)寄存器中指示故障。
其特征為所說的接口進(jìn)一步包括一個(gè)通信總線用以傳送表示在狀態(tài)寄存器中相關(guān)的一個(gè)內(nèi)的故障指示，從相關(guān)的存貯器板傳送到處理電路結(jié)構(gòu)，所說的通信總線由處理電路結(jié)構(gòu)與所有的存貯器板共享。
在數(shù)據(jù)處理系統(tǒng)中包括至少一個(gè)處理器，用以操作比特編碼數(shù)據(jù)，一個(gè)存貯器具有多個(gè)存貯器陣列，每一個(gè)存貯特編碼數(shù)據(jù)，以及一個(gè)接口連接處理電路結(jié)構(gòu)和存貯器用以在電路結(jié)構(gòu)與存貯器之間傳送比特編碼數(shù)據(jù);一個(gè)測試多個(gè)存貯陣列的過程，其特征是這些步驟有(a)用處理器產(chǎn)生比較指令及與在存貯陣列的第一個(gè)陣列中所選單元相對(duì)應(yīng)的地址信息，進(jìn)一步用這個(gè)處理器產(chǎn)生數(shù)據(jù)型用以存入所選單元;
(b)通過接口把指令及地址信息傳送給存貯器;
(c)通過接口把數(shù)據(jù)型傳送給存貯器;
(d)響應(yīng)指令與地址信息，把數(shù)據(jù)型存貯到存貯器中的第一個(gè)寄存器，當(dāng)數(shù)據(jù)型記錄保持在第一個(gè)寄存器時(shí)，將數(shù)據(jù)型存貯到陣列所選單元，將數(shù)據(jù)存入陣列之后，從所選單元讀出數(shù)據(jù)，并且將第一寄存器中的數(shù)據(jù)內(nèi)容同從陣列中讀出的數(shù)據(jù)相比較;
(e)在步驟(d)至少部分執(zhí)行的同時(shí)，對(duì)另一個(gè)存貯器陣列重復(fù)執(zhí)行步驟(a)到(d)。
其特征為進(jìn)一步的步驟有在比較數(shù)據(jù)之后，如果在第二寄存器中的數(shù)據(jù)內(nèi)容與第一寄存器中的數(shù)據(jù)內(nèi)容不一致，產(chǎn)生一個(gè)故障指示。
其特征為所說的將數(shù)據(jù)型存入第一寄存器及存入陣列，讀數(shù)據(jù)到第二寄存器以及比較數(shù)據(jù)等步驟，都是由駐留在存貯器中的邏輯電路來執(zhí)行。
其特征為所說的產(chǎn)生故障指示的步驟包括在存貯器中的狀態(tài)寄存器提供故障指示，以及通過接口將故障指示傳送給處理電路結(jié)構(gòu)。
權(quán)利要求
1.一種處理比特編碼數(shù)據(jù)的系統(tǒng)，其特征為一種處理電路結(jié)構(gòu)包括至少一個(gè)處理裝置用以操作比特編碼數(shù)據(jù)。一種具有存貯器陣列的存貯器用以存貯比特編碼數(shù)據(jù)，以及一個(gè)連接處理電路結(jié)構(gòu)與存貯器的接口用以在處理電路結(jié)構(gòu)與存貯器之間傳送比特編碼數(shù)據(jù)，所說的處理電路結(jié)構(gòu)包括產(chǎn)生比較指令及地址數(shù)據(jù)的裝置，該地址對(duì)應(yīng)于存貯數(shù)據(jù)的數(shù)據(jù)陣列中所選單元；一種在處理裝置電路結(jié)構(gòu)中的裝置用以產(chǎn)生數(shù)據(jù)型以及用于經(jīng)過接口將數(shù)據(jù)傳送給存貯器；以及一種在存貯器中數(shù)據(jù)操作裝置用以在數(shù)據(jù)型存貯在存貯陣列之后檢驗(yàn)數(shù)據(jù)型的完好，所說的數(shù)據(jù)操作裝置包括一個(gè)第一中介數(shù)據(jù)保持裝置從處理電路結(jié)構(gòu)接收數(shù)據(jù)型，一個(gè)第二中介數(shù)據(jù)保持裝置，一個(gè)裝置，響應(yīng)比較指令及地址數(shù)據(jù)，用以將第一保持裝置中的數(shù)據(jù)型寫入存貯器陣列中的所選單元，然后讀出所選單元中的數(shù)據(jù)送入第二中介數(shù)據(jù)保持裝置；然后比較第一與第二中介數(shù)據(jù)保持裝置中的數(shù)據(jù)；以及當(dāng)?shù)诙３盅b置中的數(shù)據(jù)與第一保持裝置中的數(shù)據(jù)不一致時(shí)指示故障；
2.如權(quán)利要求1的系統(tǒng)，其特征為所說的存貯器包括多個(gè)存貯器板，每個(gè)存貯器板具有數(shù)據(jù)陣列，一個(gè)保持寄存器用以從處理裝置之一接收數(shù)據(jù)型，一個(gè)比較寄存器用以接收從存貯器陣列中讀出的數(shù)據(jù)，以及一個(gè)比較電路用以比較保持寄存器與比較寄存器中的內(nèi)容，所說的保持寄存器與比較寄存器分別提供第一與第二中介數(shù)據(jù)保持裝置。
3.如權(quán)利要求2的系統(tǒng)，其特征為所說的接口包括一個(gè)數(shù)據(jù)總線用以傳送數(shù)據(jù)型，以及一個(gè)指令/地址總線用以傳送比較指令及地址信息，這個(gè)數(shù)據(jù)總線與指令/地址總線被處理電路結(jié)構(gòu)和所有存貯器板共享。
4.如權(quán)利要求3的系統(tǒng)，其特征為每個(gè)所說的存貯器板包括一個(gè)狀態(tài)寄存器，如果在第一與第二保持裝置中的數(shù)據(jù)不同，所說的響應(yīng)比較指令的裝置在狀態(tài)寄存器中指示故障。
5.如權(quán)利要求4的系統(tǒng)，其特征為所說的接口進(jìn)一步包括一個(gè)通信總線用以傳送表示在狀態(tài)寄存器中相關(guān)的一個(gè)內(nèi)的故障指示，從相關(guān)的存貯器板傳送到處理電路結(jié)構(gòu)，所說的通信總線由處理電路結(jié)機(jī)與所有的存貯器板共享。
6.在數(shù)據(jù)處理系統(tǒng)中包括至少一個(gè)處理器，用以操作比特編碼數(shù)據(jù)，一個(gè)存貯器具有多個(gè)存貯器陣列，每一個(gè)存貯特編碼數(shù)據(jù)，以及一個(gè)接口連接處理電路結(jié)構(gòu)和存貯器用以在電路結(jié)構(gòu)與存貯器之間傳送比特編碼數(shù)據(jù);一個(gè)測試多個(gè)存貯陣列的過程，其特征是這些步驟有(a)用處理器產(chǎn)生比較指令及與在存貯陣列的第一個(gè)陣列中所選單元相對(duì)應(yīng)的地址信息，進(jìn)一步用這個(gè)處理器產(chǎn)生數(shù)據(jù)型用以存入所選單元;(b)通過接口把指令及地址信息傳送給存貯器;(c)通過接口把數(shù)據(jù)型傳送給存貯器;(d)響應(yīng)指令與地址信息，把數(shù)據(jù)型存貯到存貯器中的第一個(gè)寄存器，當(dāng)數(shù)據(jù)型記錄保持在第一個(gè)寄存器時(shí)，將數(shù)據(jù)型存貯到陣列所選單元，將數(shù)據(jù)存入陣列之后，從所選單元讀出數(shù)據(jù)，并且將第一寄存器中的數(shù)據(jù)內(nèi)容同從陣列中讀出的數(shù)據(jù)相比較;(e)在步驟(d)至少部分執(zhí)行的同時(shí)，對(duì)另一個(gè)存貯器陣列重復(fù)執(zhí)行步驟(a)到(d)。
7.如權(quán)利要求6的過程，其特征為進(jìn)一步的步驟有在比較數(shù)據(jù)之后，如果在第二寄存器中的數(shù)據(jù)內(nèi)容與第一寄存器中的數(shù)據(jù)內(nèi)容不一致，產(chǎn)生一個(gè)故障指示。
8.如權(quán)利要求7的過程，其特征為所說的將數(shù)據(jù)型存入第一寄存器及存入陣列，讀數(shù)據(jù)到第二寄存器以及比較數(shù)據(jù)等步驟，都是由駐留在存貯器中的邏輯電路來執(zhí)行。
9.如權(quán)利要求7的過程，其特征為所說的產(chǎn)生故障指示的步驟包括在存貯器中的狀態(tài)寄存器提供故障指示，以及通過接口將故障指示傳送給處理電路結(jié)構(gòu)。
全文摘要
一種數(shù)據(jù)處理網(wǎng)絡(luò)包括多個(gè)處理裝置，多個(gè)主存存貯器板，和處理器與存貯器板所共享的主存接口。每個(gè)存貯器板包括存貯器陣列保持存貯在陣列中的數(shù)據(jù)型的保持寄存器，比較寄存以及邏輯電路。為了存貯器陣列診斷測試，處理裝置之一向存貯器板之一傳送比較指令(包括地址信息)以及數(shù)據(jù)型。在所選存貯器板上的邏輯電路將數(shù)據(jù)型存入其保持寄存器且將數(shù)據(jù)型寫入其存貯器陣列，然后從存貯器陣列中讀出數(shù)據(jù)送入其比較寄存器。
文檔編號(hào)G06F12/16GK1053694SQ9011014
公開日1991年8月7日 申請(qǐng)日期1990年12月20日 優(yōu)先權(quán)日1990年1月24日
發(fā)明者理查得·格侖·誒克爾, 施特威·約漢·芬娜斯, 沙爾萊斯·鮑特·格爾, 克唯亭·古斯特·施米爾 申請(qǐng)人:國際商業(yè)機(jī)器公司