專利名稱：微機(jī)多功能電子盤卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于計(jì)算機(jī)擴(kuò)充插卡技術(shù)領(lǐng)域。
一種現(xiàn)有技術(shù)采用分頁的存貯器映象方式對仿真存貯器進(jìn)行尋址，在硬件上不存在與常規(guī)軟盤物理特征相對應(yīng)的結(jié)構(gòu)，因此無法實(shí)現(xiàn)與常規(guī)軟盤在操作上的完全兼容，這種現(xiàn)有技術(shù)雖然可以完成操作系統(tǒng)的引導(dǎo)和加載，但修改和使用均需利用特殊手段，此外還占用微機(jī)系統(tǒng)大量的存貯器資源詳見香港《無線電技術(shù)》Feb 212 1991 P392。另一種現(xiàn)有技術(shù)，采用對微機(jī)軟盤適配器物理結(jié)構(gòu)全仿真的工作方式，這種現(xiàn)有技術(shù)雖然可以實(shí)現(xiàn)與常規(guī)軟盤在操作上的完全兼容，但結(jié)構(gòu)復(fù)雜，且還會影響被仿真軟盤本身的使用詳見‘PC－LabCard＆Industrial PC Products 90MASTERCATALOG’Advantech Inc。此外，上述現(xiàn)有技術(shù)均無法實(shí)現(xiàn)對微機(jī)系統(tǒng)總線的硬件實(shí)時監(jiān)測功能。
本實(shí)用新型的目的在于提供一種與現(xiàn)有技術(shù)相比兼容性更好、功能更強(qiáng)、結(jié)構(gòu)更為簡單合理、速度更快、占用系統(tǒng)資源更少，且不會影響微機(jī)本身軟盤正常使用的微機(jī)多功能電子盤卡。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的，一種由控制電路、程序存貯器、仿真存貯器及數(shù)據(jù)總線雙向緩沖器所組成的微機(jī)多功能電子盤卡，控制電路包含總線控制邏輯單元、仿真存貯器邏輯扇區(qū)地址發(fā)生器和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器三部分?？偩€控制邏輯單元主要完成總線狀態(tài)譯碼操作、I＼O地址譯碼操作及存貯器地址譯碼操作，并提供相應(yīng)的控制信號，仿真存貯器邏輯扇區(qū)地址發(fā)生器和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器共同為仿真存貯器提供與常規(guī)軟盤物理結(jié)構(gòu)相一致的尋址方式，其中仿真存貯器邏輯扇區(qū)地址發(fā)生器提供邏輯扇區(qū)地址，仿真存貯器扇區(qū)字節(jié)地址發(fā)生器提供邏輯扇區(qū)內(nèi)特定字節(jié)的地址，這種特殊的尋址方式使本實(shí)用新型能夠與常規(guī)軟盤在操作上保持良好的兼容。數(shù)據(jù)總線雙向緩沖器、程序存貯器、仿真存貯器、仿真存貯器邏輯扇區(qū)地址發(fā)生器及仿真存貯器扇區(qū)字節(jié)地址發(fā)生器分別接受來自總線控制邏輯單元的控制信號。仿真存貯器的數(shù)據(jù)線和內(nèi)部數(shù)據(jù)總線相連，仿真存貯器的地址信號由仿真存貯器邏輯扇區(qū)地址發(fā)生器和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器共同提供。當(dāng)仿真存貯器由多個存貯器芯片組成時，仿真存貯器邏輯扇區(qū)地址發(fā)生器還提供相應(yīng)的片選信號。本微機(jī)多功能電子盤卡的控制程序由程序存貯器提供，該程序存貯器的地址范圍被限定在微機(jī)擴(kuò)充ROM地址空間之內(nèi)，開機(jī)時自動加載到微機(jī)底層BIOS當(dāng)中。當(dāng)需要對本微機(jī)多功能電子盤卡進(jìn)行讀寫操作時，BIOS中的控制程序首先通過總線控制邏輯單元和數(shù)據(jù)總線雙向緩沖器將仿真存貯器邏輯扇區(qū)地址及仿真存貯器扇區(qū)字節(jié)地址分別置入仿真存貯器邏輯扇區(qū)地址發(fā)生器和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器，然后控制仿真存貯器的讀寫操作，數(shù)據(jù)通過數(shù)據(jù)總線讀出或?qū)懭?。總線控制邏輯單元與微機(jī)控制總線及地址總線相連，當(dāng)微機(jī)控制總線和地址總線出現(xiàn)特定狀態(tài)時，總線控制邏輯單元就會輸出相應(yīng)的脈沖。由于本多功能電子盤卡的讀寫操作是通過軟件實(shí)現(xiàn)的，與微機(jī)本身軟盤的讀寫操作不發(fā)生沖突，因此不會影響軟盤的正常使用。仿真存貯器采用I＼O映象的方式工作，因此仿真存貯器及控制部分不占用微機(jī)系統(tǒng)的內(nèi)存資源。整個結(jié)構(gòu)簡單合理，僅需少量集成電路就可實(shí)施。
在總線控制邏輯單元中，總線狀態(tài)譯碼器的一個輸出端與一個觸發(fā)器的觸發(fā)輸入端相連，當(dāng)微機(jī)總線出現(xiàn)特定狀態(tài)導(dǎo)致該輸出端產(chǎn)生一個相應(yīng)的脈沖時，觸發(fā)器的輸出端就會發(fā)生翻轉(zhuǎn)，這一輸出端狀態(tài)的改變可通過接口電路、內(nèi)部數(shù)據(jù)總線及微機(jī)數(shù)據(jù)總線被微機(jī)CPU查尋到。當(dāng)CPU查尋到這一狀態(tài)改變時，首先向接口電路送出一個控制字符，使觸發(fā)器復(fù)位，然后進(jìn)行軟件的相應(yīng)處理。
本實(shí)用新型中仿真存貯器扇區(qū)字節(jié)地址發(fā)生器是一個9位二進(jìn)制計(jì)數(shù)器，以便滿足在常規(guī)軟盤格式下對每一扇區(qū)內(nèi)512字節(jié)地址空間進(jìn)行尋址的要求。這個計(jì)數(shù)器在總線控制邏輯單元的控制下自動產(chǎn)生仿真存貯器扇區(qū)字節(jié)地址，仿真存貯器每進(jìn)行一次讀寫操作，仿真存貯器扇區(qū)字節(jié)地址就會自動加1，這樣不但避免了地址的重復(fù)設(shè)置，提高了存取速度，同時還簡化了控制電路。
本實(shí)用新型具有以下突出特點(diǎn)(1)在底層操作上實(shí)現(xiàn)了與微機(jī)常規(guī)軟盤的完全兼容；(2)具有硬件實(shí)時監(jiān)測微機(jī)總線狀態(tài)的功能；(3)仿真存貯器不占用微機(jī)存貯器空間；(4)不影響微機(jī)原有軟盤的正常使用；(5)結(jié)構(gòu)簡單、成本低、易于推廣應(yīng)用；(6)無須使用專用軟件和特殊手段，操作方便；(7)實(shí)現(xiàn)了地址的自動發(fā)生，大大提高了操作速度；(8)操作時無任何機(jī)械運(yùn)動，可靠性高、抗干擾能力強(qiáng)，能在振動、粉塵等惡劣環(huán)境下工作。
附圖共有2個

圖1是本實(shí)用新型的原理框圖；圖2是本實(shí)用新型優(yōu)選實(shí)施例的電路原理圖。
在圖1給出的原理框圖中，(1)表示微機(jī)系統(tǒng)總線，(2)表示微機(jī)控制總線，(3)表示微機(jī)地址總線，(4)為控制電路，(5)為程序存貯器，(6)為仿真存貯器，(7)為數(shù)據(jù)總線雙向緩沖器，(8)為總線控制邏輯單元，(9)為仿真存貯器邏輯扇區(qū)地址發(fā)生器，(10)為仿真存貯器扇區(qū)字節(jié)地址發(fā)生器，(11)為邏輯扇區(qū)地址總線，(12)為扇區(qū)字節(jié)地址總線，(13)為內(nèi)部數(shù)據(jù)總線，(14)為總線狀態(tài)譯碼器，(15)為觸發(fā)器，(16)為接口電路。
在圖2所示的優(yōu)選實(shí)施例中，U1為數(shù)據(jù)總線雙向緩沖器，型號為74LS245；U4為程序存貯器，型號為27C64，讀取時間小于200ns；U10、U11、U12為3片27C010構(gòu)成的仿真存貯器，總?cè)萘繛?84K×8，由于本實(shí)施例仿真360K標(biāo)準(zhǔn)軟盤，仿真存貯器的實(shí)際使用容量為360K，要求讀取時間小于200ns；U9為仿真存貯器扇區(qū)字節(jié)地址發(fā)生器，采用PAL20X10芯片，邏輯功能是一個9位二進(jìn)制計(jì)數(shù)器，向仿真存貯器提供扇區(qū)字節(jié)地址信號MA0－MA8，以實(shí)現(xiàn)對標(biāo)準(zhǔn)軟盤格式下每一扇區(qū)內(nèi)512字節(jié)地址空間的仿真尋址；仿真存貯器邏輯扇區(qū)地址發(fā)生器由U7、U8二個芯片構(gòu)成，U7的邏輯功能等效于一個3D鎖存器加一個片選擇碼器，采用GAL20V8芯片，向仿真存貯器提供邏輯扇區(qū)地址的高3位，對應(yīng)地址信號為MA17－MA19，同時向U10、U11、U12提供的片選信號為＼CE1、＼CE2、＼CE3，U8是一個8D鎖存器，型號為74LS374，向仿真存貯器提供低8位邏輯扇區(qū)地址，對應(yīng)地址信號為MA9－MA16；總線控制邏輯單元由U2、U3、U5、U6構(gòu)成，其中U2、U3是總線狀態(tài)譯碼器，型號都是PAL20L8，U5是一個D觸發(fā)器，型號為74LS74，U6是一個接口電路，型號為GAL16V8。在圖2中(1)表示為微機(jī)系統(tǒng)總線。
微機(jī)數(shù)據(jù)總線D0－D7與U1的A口相連，經(jīng)U1緩沖后的內(nèi)部數(shù)據(jù)總線MD0－MD7從U1的B口送出，U1的方向控制信號D及使能信號G由U2給出；U2各輸入端分別與微機(jī)控制總線信號＼MEMR、＼MEMW及地址總線信號A10－A19相連，U2的輸出端還向U4提供一個讀信號、向U5提供一個觸發(fā)信號、向U6提供二個控制信號，U3的各輸入端分別與微機(jī)控制總線信號＼IOW、＼IOR、AEN及地址總線信號A0－A9相連，U3的五個輸出端中除二個向U2提供控制信號外，其余三個分別向U7提供高位邏輯扇區(qū)地址鎖存信號LH、向U8提供低位邏輯扇區(qū)地址鎖存信號LL、向U10、U11、U12提供輸出使能信號＼MOE；存貯器U4的起始地址由U2決定，I＼O口地址由U3決定；U9的清零端與LL信號相連，它的計(jì)數(shù)時鐘端與＼MOE相連，因此向U8鎖存低位邏輯扇區(qū)地址的同時，MA0－MA7便自動清零，每讀一次仿真存貯器，MA0－MA7便自動加1；同時＼MOE信號還供給U7用以產(chǎn)生片選信號；內(nèi)部數(shù)據(jù)總線MD0－MD7分別與U10、U11、U12的數(shù)據(jù)線、U4的數(shù)據(jù)線、U8的8個D輸入端、U7的三個D輸入端及U6的二個輸入端相連。
當(dāng)對本多功能電子盤卡進(jìn)行讀操作時，控制程序首先將仿真存貯器邏輯扇區(qū)地址的高3位置入U7，再將低8位置入U8，此時MA0－MA7已自動清零，只要連續(xù)對仿真存貯器的I＼O(由＼MOE決定)進(jìn)行512次讀操作就可以完成對相應(yīng)邏輯扇區(qū)內(nèi)全部地址空間的讀取過程，而無需進(jìn)行任何其他操作；當(dāng)微機(jī)控制總線及地址總線出現(xiàn)特定狀態(tài)時，如對某些存貯器進(jìn)行了寫操作，U2的輸出端F2就會出現(xiàn)一個脈沖，這個脈沖使U5的輸出端發(fā)生翻轉(zhuǎn)，當(dāng)微機(jī)CPU通過接口電路U6查尋到這一情況后即進(jìn)行相應(yīng)的處理工作，并通過U6控制U5復(fù)位；U6的邏輯功能等價于一個正方向的三態(tài)門和一個反方向的鎖存器；在本實(shí)施例中程序貯存在U4內(nèi)，U4的地址范圍設(shè)在微機(jī)的擴(kuò)充ROM空間內(nèi)，開機(jī)時，微機(jī)自動將這部分控制程序加載到BIOS當(dāng)中。
本實(shí)施例僅占用微機(jī)四個I＼O口和8K擴(kuò)充ROM空間。仿真存貯器采用I＼O映象的尋址方式，不占用系統(tǒng)存貯器。
權(quán)利要求1.一種微機(jī)多功能電子盤卡，由控制電路(4)、程序存貯器(5)、仿真存貯器(6)及數(shù)據(jù)總線雙向緩沖器(7)組成，其特征在于控制電路(4)包含總線控制邏輯單元(8)、仿真存貯器邏輯扇區(qū)地址發(fā)生器(9)和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器(10)三部分；數(shù)據(jù)總線雙向緩沖器(7)、程序存貯器(5)、仿真存貯器邏輯扇區(qū)地址發(fā)生器(9)、仿真存貯器扇區(qū)字節(jié)地址發(fā)生器(10)及仿真存貯器(6)分別接受總線控制編輯單元(8)所產(chǎn)生的控制信號；仿真存貯器(6)的數(shù)控線內(nèi)部數(shù)據(jù)總線(13)相連，其地址總線被分成邏輯扇區(qū)地址總線(11)和扇區(qū)字節(jié)地址總線(12)兩部分，分別與仿真貯器邏輯扇區(qū)地址發(fā)生器(9)及仿真存貯器扇區(qū)字節(jié)地址發(fā)生器(10)的輸出線相連；總線控制邏輯單元(8)接受來自微機(jī)控制總線(2)的控制信號以及來自微機(jī)地址總線(3)的地址信號，數(shù)據(jù)總線雙向緩沖器(7)與微機(jī)數(shù)據(jù)總線(1)相連。
2.根據(jù)權(quán)利要求1所述的微機(jī)多功能電子盤卡，其特征是總線控制邏輯單元(8)中總線狀態(tài)譯碼器(14)的一個輸出端與觸發(fā)器(15)的觸發(fā)輸入端相連，該觸發(fā)器的輸出端又通過一接口電路(16)與數(shù)據(jù)總線雙向緩沖器(7)相連，同時該觸發(fā)器接受接口電路(16)所產(chǎn)生的控制信號。
3.根據(jù)權(quán)利要求1或2所述的微機(jī)多功能電子盤卡，其特征是仿真存貯器扇區(qū)字節(jié)地址發(fā)生器(10)是一個9位二進(jìn)制計(jì)數(shù)器。
專利摘要一種微機(jī)多功能電子盤卡，由控制電路、程序存貯器、仿真存貯器及數(shù)據(jù)總線雙向緩沖器組成，其中控制電路包括總線控制邏輯單元、仿真存貯器邏輯扇區(qū)地址發(fā)生器和仿真存貯器扇區(qū)字節(jié)地址發(fā)生器三部分。該卡具有兼容性好、速度快、結(jié)構(gòu)簡單、占用系統(tǒng)資源少、使用方便、可在惡劣環(huán)境下工作等特點(diǎn)，并可提供對微機(jī)系統(tǒng)總線的硬件實(shí)時監(jiān)測的功能。適用于工業(yè)計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工作站、計(jì)算機(jī)操作系統(tǒng)的保護(hù)等領(lǐng)域。
文檔編號G06F1/00GK2092781SQ9121724
公開日1992年1月8日 申請日期1991年7月2日 優(yōu)先權(quán)日1991年7月2日
發(fā)明者靳奕 申請人:靳奕