專利名稱：軟盤讀寫拷貝控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于計算機(jī)技術(shù)領(lǐng)域，尤其是一種連接在計算機(jī)中央處理機(jī)或者微處理器與軟盤驅(qū)動器之間對軟盤的讀寫進(jìn)行控制的軟盤讀寫拷貝控制器。
目前，通用的軟盤控制器均以一片大規(guī)模集成電路為中心，加以少量輔助電路構(gòu)成。如IBMPC微型計算機(jī)多采用NEC－765作為軟盤控制器芯片，根據(jù)該芯片的功能來決定軟盤數(shù)據(jù)的記錄格式，并在此格式條件下進(jìn)行寫盤、讀盤、比較操作，作為中央處理機(jī)或微處理器對軟盤進(jìn)行數(shù)據(jù)交換的接口電路。
上述控制器，在軟件產(chǎn)品生產(chǎn)中的軟件復(fù)制中，首先要了解軟盤的記錄方式和格式，第一步進(jìn)行格式化，然后進(jìn)行寫盤，效率不高。尤其在軟盤產(chǎn)生格式等錯誤時，就無法將軟盤數(shù)據(jù)讀入內(nèi)存，難于分析出錯原因。
本實用新型的目的是提供一種讀寫方便的軟盤讀寫拷貝控制器，它能直接依據(jù)軟盤上的表示數(shù)據(jù)的磁通翻轉(zhuǎn)進(jìn)行讀和寫操作，不受格式讀寫的限制。
本實用新型采用將軟盤上的磁通翻轉(zhuǎn)序列轉(zhuǎn)換成對應(yīng)二進(jìn)制數(shù)據(jù)，按總線寬度轉(zhuǎn)換為字長存入內(nèi)存，在磁通發(fā)生翻轉(zhuǎn)的地方記入“1”(或“0”)，中間按時間間隔多少插入“0”(或“1”)，并且使插入的“0”(或“1”)最少以節(jié)省內(nèi)存。它包括一個總線緩沖器(30)，其一端連接到計算機(jī)的八位數(shù)據(jù)總線D0－D7，其控制端和門電路(27)的輸出端連接，門電路(27)的一個輸入端和與門電路(26)輸出端相接；一個讀軟盤電路，該電路由單穩(wěn)整形器(2)，數(shù)字鎖相電路(3)，串到并轉(zhuǎn)換器(6)，數(shù)據(jù)輸入鎖存器(7)及門電路(1)、(5)、(24)等組成；單穩(wěn)整形器(2)輸入端9腳與反相器(1)輸出端連接，反相器(1)的輸入端連接到軟盤驅(qū)動器讀數(shù)據(jù)端RDATA，單穩(wěn)整形器(2)輸出端5腳與串到并轉(zhuǎn)換器(6)的數(shù)據(jù)輸入端17腳、數(shù)字鎖相電路(3)輸入端1腳連接，數(shù)字鎖相電路(3)輸出端3腳與串到并轉(zhuǎn)換器(6)時鐘輸入端11腳相接，串到并轉(zhuǎn)換器(6)的8位并行輸出端Q0－Q7連接到數(shù)據(jù)輸入鎖存器(7)相應(yīng)輸入端D0－D7，數(shù)據(jù)輸入鎖存器(7)輸出端Q0－Q7連接到總線緩沖器(30)的另一端，數(shù)據(jù)輸入鎖存器(7)的1腳和門電路(24)輸出端相聯(lián)，數(shù)據(jù)輸入鎖存器(7)的11腳和與門(5)輸出端相接；一個寫軟盤電路，該電路由數(shù)據(jù)輸出鎖存器(8)，并到串轉(zhuǎn)換器(9)，寫門產(chǎn)生電路(15)，時鐘產(chǎn)生器(22)，單穩(wěn)整形器(21)及相應(yīng)的門電路(10)、(11)、(12)、(13)、(16)等組成；數(shù)據(jù)輸出鎖存器(8)輸入端D0－D7連接到總線緩沖器(30)的另一端，其輸出端Q0－Q7連接到并到串轉(zhuǎn)換器(9)相應(yīng)的輸入端D0－D7，其11腳和門電路(25)的輸出端連接；并到串轉(zhuǎn)換器(9)的串行輸出端17腳連接與門(10)的一個輸入端，其輸入端12腳連接與門(16)的輸出端；時鐘產(chǎn)生電路(22)輸出端連接到單穩(wěn)整形器(21)的輸入端，單穩(wěn)整形器(21)的輸出端連接到并到串轉(zhuǎn)換器(9)的時鐘輸入端、與門(16)的一個輸入端和與門(10)的一個輸入端；寫門產(chǎn)生電路(15)輸入端和門電路(25)的輸出端連接，其輸出端連接到與非門(12)的一個輸入端和與門(11)的一個輸入端，與門(11)的另一輸入端連接到與門(10)的輸出端，與門(11)的輸出端連接到與非門(13)的一個輸入端，與門(14)的輸出端同時連接到與非門(12)的另一輸入端和與非門(13)的另一輸入端，與非門(13)輸出端連接到軟盤驅(qū)動器寫數(shù)據(jù)端WDATA，與非門(12)的輸出端連接到軟盤驅(qū)動器的WE端；一個DMA請求電路，該電路由N選一電路(4)、(20)，與門電路(5)、(17)、(18)、(19)，DMA請求觸發(fā)器(23)，緩沖器(32)等組成；DMA請求觸發(fā)器(23)輸出端5腳連接到緩沖器(32)的輸入端，緩沖器(32)輸出端與計算機(jī)的DRQ端相接，觸發(fā)器(23)輸入端3腳和與門(18)輸出端相接，觸發(fā)器(23)的復(fù)位端1腳和與門(28)輸出端相接，與門(28)的一個輸入端和反相器(31)的輸出端相接，反相器(31)輸入端和計算機(jī)RESET端相接；N選一電路(20)輸入端1腳和單穩(wěn)整形器(21)輸出端相接，N選一電路(20)輸出端8腳和與門(19)的一個輸入端相接，N選一電路(20)的輸出端3腳和與門(16)的另一輸入端相接，與門(19)輸出端和與門(18)的一個輸入端相接，與門(18)的另一輸入端和與門(17)的輸出端相接，與門(17)的一個輸入端和與門(5)的輸出端相接，N選一電路(4)輸入端和數(shù)字鎖相電路(3)輸出端相接，N選一電路(4)輸出端和與門(5)一個輸入端相接；一個軟盤驅(qū)動控制電路，該電路由譯碼讀寫邏輯(33)，輸出鎖存器(34)、(35)，輸入緩沖器(36)、反相器(37)～(43)及門電路等組成；譯碼讀寫邏輯(33)輸入端連接到計算機(jī)10根地址線A0～A9，其輸入端19腳和AEN線相接，其輸出端13腳、14腳、15腳分別連接到輸入緩沖器(36)選通輸入端、輸出鎖存器(34)的選通輸入端和輸出鎖存器(35)的選通輸入端；輸出鎖存器(34)、(35)的輸入端D0－D7、輸入緩沖器(36)的輸出端Y0－Y7均連接到總線緩沖器(30)的另一端，輸出鎖存器(34)輸出端2腳和與門(17)的另一個輸入端、與門(5)的另一個輸入端、鎖相電路(3)的2腳以及單穩(wěn)整形器(2)的1腳相接，鎖存器(34)輸出端5腳和與門(19)、(14)的輸入端相接；鎖存器(34)的輸出端6腳和緩沖器(32)的控制端、門電路(29)的輸入端相接；門電路(29)的另一輸入端接到計算機(jī)BACKI線，它的輸出端和門電路(24)、(25)、(27)、(28)相應(yīng)的輸入端相接，計算機(jī)IDR線和譯碼讀寫邏輯(33)的18腳、門電路(26)、(24)相應(yīng)輸入端相接，計算機(jī)的IOW線和譯碼讀寫邏輯(33)的12腳、門電路(25)、(26)相應(yīng)的輸入端相接；輸出鎖存器(35)8個輸出端分別通過反相器(37)～(43)與軟盤驅(qū)動器輸入端STEP、DIR、SH、DS1、DS2、MT1、MT2相接；輸入緩沖器(36)輸入端6腳、7腳分別和軟盤驅(qū)動器的INDEX、TRACKO線相接，軟盤驅(qū)動器的WPRO線和與門(14)的另一輸入端、輸入緩沖器(36)輸入端3腳相接。
上述讀軟盤電路和DMA請求電路，能將軟盤上的磁通翻轉(zhuǎn)序列通過軟盤驅(qū)動器轉(zhuǎn)換成數(shù)據(jù)電平序列，直接讀入計算機(jī)內(nèi)存。上述寫軟盤電路和DMA請求電路，能將計算機(jī)內(nèi)存通過總線緩沖器輸出的數(shù)據(jù)，經(jīng)并列串轉(zhuǎn)換后變成串行電平序列，經(jīng)過軟盤驅(qū)動器轉(zhuǎn)換成磁通翻轉(zhuǎn)序列記錄在軟盤上。軟盤驅(qū)動控制電路用于提供軟盤驅(qū)動器的馬達(dá)啟動、面選、進(jìn)道、讀寫索引同步等控制信號，以完成整個軟盤上各磁通的讀寫操作。
本實用新型
如下
圖1為表示軟盤上的磁通翻轉(zhuǎn)及對應(yīng)的電平信號、數(shù)據(jù)示意圖；圖2為本實用新型的邏輯圖；圖3為本實用新型配接在IBMPC微型機(jī)上的示意圖。
如圖1所示，本實用新型的設(shè)計方案是把在軟盤上的磁通翻轉(zhuǎn)的序列以翻轉(zhuǎn)時間間隔為單位轉(zhuǎn)換成對應(yīng)的數(shù)據(jù)進(jìn)行讀寫操作的。對應(yīng)關(guān)系如圖1所示，其中a表示軟盤上的磁通翻轉(zhuǎn)；b表示磁頭讀出電平信號；c表示軟盤驅(qū)動器輸出電平信號；d表示讀寫數(shù)據(jù)，其中“1”表示已發(fā)生磁通翻轉(zhuǎn)所在的時間間隔，“1”與“1”之間的“0”的個數(shù)表示磁通翻轉(zhuǎn)之間時間間隔單位的個數(shù)；e表示MFM記錄制時對應(yīng)的真正二進(jìn)制數(shù)據(jù)；f表示MFM記錄制時對應(yīng)的二進(jìn)制數(shù)據(jù)的十六進(jìn)制數(shù)。
讀軟盤操作時，把圖1中a表示的軟盤上的磁通翻轉(zhuǎn)序列按照b表示的數(shù)據(jù)經(jīng)串到并轉(zhuǎn)換后按字長記入內(nèi)存。寫軟盤操作時，把圖1中b表示的數(shù)據(jù)轉(zhuǎn)換成a表示的磁通翻轉(zhuǎn)序列記錄在軟盤上。
圖2為本實用新型的具體邏輯圖。其中的各功能電路上文已詳述，此處不在贅述。其中采用的各集成電路是單穩(wěn)整形器(2)、(21)74LS123，數(shù)字鎖相電路(3)WD9216，N選一電路(4)、(20)LS393，串到并轉(zhuǎn)換器(6)74LS322，數(shù)據(jù)輸入鎖存器(7)74LS374，總線緩沖器(30)74LS245，數(shù)據(jù)輸出鎖存器(8)74LS374，并到串轉(zhuǎn)換器(9)74LS323，寫門產(chǎn)生電路(15)NE555，輸入緩沖器(36)LS244，輸出鎖存器(34)、(35)74LS273，時鐘產(chǎn)生器(22)8284，DMA請求觸發(fā)器(23)74LS74，緩沖器(32)74LS125，譯碼讀寫邏輯(33)PAL16L8，反相器(1)、(31)74LS04，反相器(37)、(38)、(39)、(40)、(41)、(42)、(43)7406，門電路(24)、(25)、(27)、(29)74LS32，與門電路(5)、(10)、(11)、(14)、(16)、(17)、(18)、(19)、(26)、(28)74LS08，與非門電路(12)、(13)74LS00。
以下結(jié)合圖2進(jìn)一步描述其讀、寫操作過程。
在讀軟盤與寫軟盤過程中，由于數(shù)據(jù)傳輸速率較高采用了DMA傳送方式，在讀軟盤時為DMA輸入方式，在寫軟盤時為DMA輸出方式。
在讀軟盤時，把驅(qū)動器的讀數(shù)據(jù)RDATA經(jīng)由反相器(1)反相，單穩(wěn)整形器(2)整形脈寬后，送到數(shù)據(jù)鎖相電路(3)形成磁通翻轉(zhuǎn)時間間隔單位的脈沖信號，作為串到并轉(zhuǎn)換器(6)的時鐘脈沖，并把數(shù)據(jù)從其17腳串行輸入完成串到并轉(zhuǎn)換，上述的脈沖信號同時送入N選一電路(4)，經(jīng)與門(5)形成數(shù)據(jù)輸入鎖存器(7)的時鐘脈沖把串到并轉(zhuǎn)換器(6)輸出的并行數(shù)據(jù)輸入數(shù)據(jù)輸入鎖存器(7)，同時與門(5)的輸出脈沖通過與門(17)、(18)起動DMA請求觸發(fā)器(23)把數(shù)據(jù)輸入鎖存器(7)的數(shù)據(jù)通過總線緩沖器(30)輸入內(nèi)存，這樣反復(fù)進(jìn)行把軟盤上的一整道數(shù)據(jù)一并輸入內(nèi)存。
寫軟盤操作時，把內(nèi)存的數(shù)據(jù)通過DMA傳送，首先送到數(shù)據(jù)輸出鎖存器(8)，再傳送到并到串轉(zhuǎn)換器(9)的輸入端。由時鐘產(chǎn)生器(22)和單穩(wěn)整形器(21)發(fā)出的時鐘脈沖啟動并到串轉(zhuǎn)換器(9)，將其輸出信號經(jīng)由門電路(10)、(11)、(13)作為軟盤驅(qū)動器的寫數(shù)據(jù)WDATA進(jìn)行寫盤，同時將上述時鐘脈沖經(jīng)由N選一電路(20)、與門(19)、(18)啟動DMA請求觸發(fā)器(23)，產(chǎn)生DMA請求信號向內(nèi)存要求下一個數(shù)據(jù)的輸出，這樣反復(fù)進(jìn)行把內(nèi)存的一整道數(shù)據(jù)寫在軟盤上。在上述的軟盤驅(qū)動控制電路的配合下，即可以完成整個軟盤上各磁通的讀與寫操作。
本軟盤讀寫拷貝控制器可與軟盤通用控制卡同時安裝使用，分時工作互不影響。根據(jù)圖2設(shè)計的本實用新型的EBMPC軟盤讀寫拷貝控制卡在IBMPC微型機(jī)上安裝示意如圖3所示，在原有34線連接電纜上增加連接器與本實用新型卡相連，然后將本實用新型卡插入主機(jī)上的擴(kuò)展槽與主機(jī)板相連，即可使用。
根據(jù)本實用新型設(shè)計的軟盤讀寫拷貝控制器，可以設(shè)計成不同形狀的電路板或卡作為各種計算機(jī)和微型機(jī)的擴(kuò)充部件。
以本實用新型為基礎(chǔ)配合主控微機(jī)可以為軟件生產(chǎn)和科研提供各種設(shè)備。如具有新特征的拷貝機(jī)，可直接用于軟件產(chǎn)品生產(chǎn)過程中的軟件復(fù)制；軟盤拷貝軟件檢查器，可以用于軟件復(fù)制產(chǎn)品質(zhì)量的檢查；軟盤數(shù)據(jù)直讀器和軟盤格式分析器，可以服務(wù)于軟件解密與加密工作；軟盤數(shù)據(jù)修復(fù)器，可以服務(wù)于軟件的查錯與糾錯等。
本實用新型優(yōu)點如下本實用新型是直接對磁通翻轉(zhuǎn)進(jìn)行讀寫操作，并整道進(jìn)行讀寫。讀回的數(shù)據(jù)可反應(yīng)軟盤記錄數(shù)據(jù)的全部內(nèi)容，如索引標(biāo)記、地址標(biāo)記、數(shù)據(jù)標(biāo)記、校驗情況、數(shù)據(jù)等。特別是可以反映標(biāo)記中丟失時鐘的情況。這些是通用軟盤控制器讀出功能所不能夠具有的。這樣做雖然不適用于做通用軟盤控制器所做的工作，但對軟盤拷貝、格式分析、格式修復(fù)、數(shù)據(jù)恢復(fù)等方面可以發(fā)揮積極的作用。
上述讀寫操作，對進(jìn)行軟盤的拷貝操作有很大的方便，不需要首先了解軟盤的記錄方式和格式，即可進(jìn)行軟盤復(fù)制。對于軟盤的數(shù)據(jù)恢復(fù)也提供了一種有效實用的讀寫手段，在軟盤產(chǎn)生格式等錯誤時，也可引導(dǎo)錯誤的格式反映的數(shù)據(jù)讀入內(nèi)存，通過軟件干預(yù)修復(fù)有關(guān)錯誤再寫入軟盤達(dá)到數(shù)據(jù)再生恢復(fù)。對于采用通用軟盤控制器讀入數(shù)據(jù)發(fā)生困難的軟盤數(shù)據(jù)也可以采用本控制器卡讀入內(nèi)存，通過軟件干預(yù)進(jìn)行格式檢查，地址標(biāo)志、數(shù)據(jù)標(biāo)志檢查和CRC校驗檢查，從而得到需要的數(shù)據(jù)，并從而分析不能夠讀出的原因，為軟盤數(shù)據(jù)分析提供方便的讀寫手段。
權(quán)利要求1.一種連接在計算機(jī)中央處理機(jī)或者微處理器與軟盤驅(qū)動器之間，對軟盤讀寫進(jìn)行控制的軟盤讀寫拷貝控制器，其特征在于它包括一個總線緩沖器(30)，其一端連接到計算機(jī)的八位數(shù)據(jù)總線D0-D7，其控制端和門電路(27)的輸出端連接，門電路(27)的一個輸入端和與門電路(26)輸出端相接；一個讀軟盤電路，該電路由單穩(wěn)整形器(2)，數(shù)字鎖相電路(3)，串到并轉(zhuǎn)換器(6)，數(shù)據(jù)輸入鎖存器(7)及門電路(1)、(5)、(24)等組成；單穩(wěn)整形器(2)輸入端9腳與反相器(1)輸出端連接，反相器(1)的輸入端連接到軟盤驅(qū)動器讀數(shù)據(jù)端RDATA，單穩(wěn)整形器(2)輸出端5腳與串到并轉(zhuǎn)換器(6)的數(shù)據(jù)輸入端17腳、數(shù)字鎖相電路(3)輸入端1腳連接，數(shù)字鎖相電路(3)輸出端3腳與串到并轉(zhuǎn)換器(6)時鐘輸入端11腳相接，串到并轉(zhuǎn)換器(6)的8位并行輸出端Q0-Q7連接到數(shù)據(jù)輸入鎖存器(7)相應(yīng)輸入端D0-D7，數(shù)據(jù)輸入鎖存器(7)輸出端Q0-Q7連接到總線緩沖器(30)的另一端，數(shù)據(jù)輸入鎖存器(7)的1腳和門電路(24)輸出端相聯(lián)，數(shù)據(jù)輸入鎖存器(7)的11腳和與門(5)輸出端相接；一個寫軟盤電路，該電路由數(shù)據(jù)輸出鎖存器(8)，并到串轉(zhuǎn)換器(9)，寫門產(chǎn)生電路(15)，時鐘產(chǎn)生器(22)，單穩(wěn)整形器(21)及相應(yīng)的門電路(10)、(11)、(12)、(13)、(16)等組成；數(shù)據(jù)輸出鎖存器(8)輸入端D0-D7連接到總線緩沖器(30)的另一端，其輸出端Q0-Q7連接到并到串轉(zhuǎn)換器(9)相應(yīng)的輸入端D0-D7，其11腳和門電路(25)的輸出端連接；并到串轉(zhuǎn)換器(9)的串行輸出端17腳連接與門(10)的一個輸入端，其輸入端12腳連接與門(16)的輸出端；時鐘產(chǎn)生電路(22)輸出端連接到單穩(wěn)整形器(21)的輸入端，單穩(wěn)整形器(21)的輸出端連接到并到串轉(zhuǎn)換器(9)的時鐘輸入端、與門(16)的一個輸入端和與門(10)的一個輸入端；寫門產(chǎn)生電路(15)輸入端和門電路(25)的輸出端連接，其輸出端連接到與非門(12)的一個輸入端和與門(11)的一個輸入端，與門(11)的另一輸入端連接到與門(10)的輸出端，與門(11)的輸出端連接到與非門(13)的一個輸入端，與門(14)的輸出端同時連接到與非門(12)的另一輸入端和與非門(13)的另一輸入端，與非門(13)輸出端連接到軟盤驅(qū)動器寫數(shù)據(jù)端WDATA，與非門(12)的輸出端連接到軟盤驅(qū)動器的WE端；一個DMA請求電路，該電路由N選一電路(4)，(20)，與門電路(5)、(17)、(18)、(19)，DMA請求觸發(fā)器(23)，緩沖器(32)等組成；DMA請求觸發(fā)器(23)輸出端5腳連接到緩沖器(32)的輸入端，緩沖器(32)輸出端與計算機(jī)的DRQ端相接，觸發(fā)器(23)輸入端3腳和與門(18)輸出端相接，觸發(fā)器(23)的復(fù)位端1腳和與門(28)輸出端相接，與門(28)的一個輸入端和反相器(31)的輸出端相接，反相器(31)輸入端和計算機(jī)RESET端相接，N選一電路(20)輸入端1腳和單穩(wěn)整形器(21)輸出端相接，N選一電路(20)輸出端8腳和與門(19)的一個輸入端相接，N選一電路(20)的輸出端3腳和與門(16)的另一輸入端相接，與門(19)輸出端和與門(18)的一個輸入端相接，與門(18)的另一輸入端和與門(17)的輸出端相接，與門(17)的一個輸入端和與門(5)的輸出端相接，N選一電路(4)輸入端和數(shù)字鎖相電路(3)輸出端相接，N選一電路(4)輸出端和與門(5)一個輸入端相接；一個軟盤驅(qū)動控制電路，該電路由譯碼讀寫邏輯(33)，輸出鎖存器(34)、(35)，輸入緩沖器(36)、反相器(37)～(43)及門電路等組成；譯碼讀寫邏輯(33)輸入端連接到計算機(jī)10根地址線A0～A9，其輸入端19腳和AEN線相接，其輸出端13腳、14腳、15腳分別連接到輸入緩沖器(36)選通輸入端、輸出鎖存器(34)的選通輸入端和輸出鎖存器(35)的選通輸入端；輸出鎖存器(34)、(35)的輸入端D0-D7、輸入緩沖器(36)的輸出端Y0-Y7均連接到總線緩沖器(30)的另一端，輸出鎖存器(34)輸出端2腳和與門(17)的另一個輸入端、與門(5)的另一個輸入端、鎖相電路(3)的2腳以及單穩(wěn)整形器(2)的1腳相接，鎖存器(34)輸出端5腳和與門(19)、(14)的輸入端相接；鎖存器(34)的輸出端6腳和緩沖器(32)的控制端、門電路(29)的輸入端相接；門電路(29)的另一輸入端接到計算機(jī)BACKI線，它的輸出端和門電路(24)、(25)、(27)、(28)相應(yīng)的輸入端相接，計算機(jī)IDR線和譯碼讀寫邏輯(33)的18腳、門電路(26)、(24)相應(yīng)輸入端相接，計算機(jī)的IOW線和譯碼讀寫邏輯(33)的12腳、門電路(25)、(26)相應(yīng)的輸入端相接；輸出鎖存器(35)8個輸出端分別通過反相器(37)～(43)與軟盤驅(qū)動器輸入端STEP、DIR、SH、DS1、DS2、MT1、MT2相接；輸入緩沖器(36)輸入端6腳、7腳分別和軟盤驅(qū)動器的INDEX、TRACKO線相接，軟盤驅(qū)動器的WPRO線和與門(14)的另一輸入端、輸入緩沖器(36)輸入端3腳相接。
專利摘要一種連接在計算機(jī)與軟盤驅(qū)動器之間對軟盤讀寫控制的軟盤拷貝控制器。它由總線緩沖器、讀軟盤電路、寫軟盤電路、DMA請求電路及驅(qū)動控制電路等組成，它直接針對軟盤上的磁通翻轉(zhuǎn)進(jìn)行讀寫操作，且整道進(jìn)行讀寫，不受格式讀寫的限制。本控制器可以與通用軟盤控制器同時插入計算機(jī)擴(kuò)展槽中分時使用，廣泛用于軟盤拷貝、格式分析、格式修復(fù)、數(shù)據(jù)恢復(fù)、軟件加密和解密等場合。
文檔編號G06F3/06GK2113515SQ9122462
公開日1992年8月19日 申請日期1991年9月5日 優(yōu)先權(quán)日1991年9月5日
發(fā)明者郜銀林 申請人:太原市南城區(qū)華源計算機(jī)技術(shù)開發(fā)部, 郜銀林