專利名稱：存貯器擴展裝置的制作方法
技術領域：
本實用新型涉及一種計算機用存貯器，特別是一種家用游戲機用的存貯器擴展裝置。
目前所用的存貯器擴展如

圖1所示，CPU對專用IC進行不同的I／O操作，將數(shù)據(jù)狀態(tài)鎖存，當CPU在不同地址范圍，對應的鎖存狀態(tài)回放ROM的高位地址，即是分段擴展，字符發(fā)生器也是通過I／O操作，PPU以4K或1K為單位擴展，是ROM，缺點是存貯器容量小，結構復雜。
本實用新型的目的就是針對上述缺陷而提供一種擴展容量大，設計結構簡單的存貯器擴展裝置。
本實用新型的目的是這樣實現(xiàn)的存貯器擴展裝置，包括用戶緩存存貯器U1，PPU字符發(fā)生器U2，地址譯碼器U3，鎖存器U4和掩膜只讀存貯器U6；其特征在于(a)U6的D0－－D7端接CPU數(shù)據(jù)總線DB0－－DB7，U6的A0－－A14端接CPU地址總線AB0－－AB14，U6的AB15－－AB18端與鎖存器U4的Q0－－Q3端連接；鎖存器U4的P0－－P3端與地址總線DB0－－DB3連接；(b)用戶緩存存貯器U1的A0－－A12端接CPU地址總線中AB0－－AB12，U1的D0－－D7端接數(shù)據(jù)總線DB0－－DB7，U1的
端與地址譯碼器U3的6端連接，
端接CPU讀／寫狀態(tài)線R／
；(c)PPU字符發(fā)生器U2的D0－－D7端分別與PPU數(shù)據(jù)總線的AD0－－AD7連接，U2的A0－－A12端接PPU地址總線A0′－－A12′，
端接PPU地址線t的A13′，
端接PPU讀寫狀態(tài)線R／
，
端接PPU字符發(fā)生器輸出允許－OE′端；
(d)擴展接口J1的A1端接地，A2－－A13端接CPU地址總線的AB11－－AB0，A14端接R／
，A18接PPU地址總線的A10′，A19－－A25接PPU地址總線的A6′－－A0′，A26－－A29端接PPU數(shù)據(jù)總線的AD0－－AD3，B2端接CPU時鐘CLK，B3－－B5端接CPU地址總線中AB12，AB13，AB14，B6－－B13端接CPU數(shù)據(jù)總線DB7－－DB0，B14接CPU地址譯碼8000－FFFF，B17接CPU讀／寫狀態(tài)線R／
，B20－－B29端接PPU地址總線A7′－－A13′，B27－－B30接PPU數(shù)據(jù)總線AD7－－AD4。
－－所述的用戶緩存存貯器U1及PPU字符發(fā)生器U2的型號為6264，地址譯碼器U3的型號為74LS20，鎖存器U4的型號為74LS161；掩膜只讀存貯器U6是4M位，型號為274096，擴展接口J1為60Pin。
由于有上述結構使得本實用新型設計結構簡單，用作切換的IC只一片74LS161，軟件設計方便，程序及數(shù)字庫點陣在一起，易于程序運行。
以下結合附圖及實施例對本實用新型作進一步說明圖1為現(xiàn)有技術原理框圖；圖2為本實用新型原理框圖；圖3為本實用新型電路圖及實施例。
參見圖2，圖3，家用游戲機工作概述如下游戲機內有CPU，RAM，譯碼電路，PPU，RAM，I／O及擴展接口，擴展接口各信號如圖3中J1所示，通過擴展接口，CPU執(zhí)行程序，PPU取出字符發(fā)生器所需數(shù)據(jù)，圖3中接口信號線及標號AB0－－AB14， CPU地址總線，DB0－－DB7， CPU數(shù)據(jù)總線，CLK， CPU時鐘，當CLK為高時，地址數(shù)據(jù)有效，R／
， CPU讀／寫狀態(tài)線，
權利要求1.存貯器擴展裝置，包括用戶緩存存貯器U1，PPU字符發(fā)生器U2，地址譯碼器U3，鎖存器U4和掩膜只讀存貯器U6；其特征在于(a)U6的D0--D7端接CPU數(shù)據(jù)總線DB0--DB7，U6的A0--A14端接CPU地址總線AB0-AB14，U6的AB15-AB18端與鎖存器U4的Q0--Q3端連接；鎖存器U4的P0--P3端與地址總線DB0-DB3連接；(b)用戶緩存存貯器U1的A0--A12端接CPU地址總線中AB0-AB12，U1的D0-D7端接數(shù)據(jù)總線DB0-DB7，U1的 端與地址譯碼器U3的6端連接， 端接CPU讀/寫狀態(tài)線R/ ；(c)PPU字符發(fā)生器U2的D0--D7端分別與PPU數(shù)據(jù)總線的AD0--AD7連接，U2的A0--A12端接PPU地址總線A0′--A12′， 端接PPU地址線t的A13′， 端接PPU讀寫狀態(tài)線R/ ， 端接PPU字符發(fā)生器輸出允許-OE′端；(d)擴展接口J1的A1端接地，A2--A13端接CPU地址總線的AB11--AB0，A14端接R/ ，A18接PPU地址總線的A10′，A19--A25接PPU地址總線的A6′--A0′，A26--A29端接PPU數(shù)據(jù)總線的AD0--AD3，B2端接CPU時鐘CLK，B3--B5端接CPU地址總線中AB12，AB13，AB14，B6-B13端接CPU數(shù)據(jù)總線DB7--DB0，B14接CPU地址譯碼8000-FFFF，B17接CPU讀/寫狀態(tài)線R/ ，B20--B29端接PPU地址總線A7′--A13′，B27--B30接PPU數(shù)據(jù)總線AD7--AD4。
2.根據(jù)權利要求1所述的存貯器擴展裝置，其特征在于用戶緩存存貯器U1及PPU字符發(fā)生器U2的型號為6264，地址譯碼器U3的型號為74LS20，鎖存器U4的型號為74LS161；掩膜只讀存貯器U6是4M位，型號為274096，擴展接口J1為60Pin。
專利摘要存貯器擴展裝置是由用戶緩存存貯器，PPU字符發(fā)生器，地址譯碼器鎖存器，4M只讀存貯器和60Pin擴展接口構成。其特征在于CPU地址總線直接與4M只讀存貯器MaskROM地址線A
文檔編號G06F12/00GK2184224SQ9421282
公開日1994年11月30日 申請日期1994年6月2日 優(yōu)先權日1994年6月2日
發(fā)明者李經(jīng)建, 賈玉坤 申請人:天津市新星電子公司