專利名稱：在一雙殼殼體中鍵盤—觸摸墊的組合的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及數(shù)字計算機(jī)系統(tǒng)，更詳細(xì)地說，是涉及具有一包括被安置在鉸接雙殼或“蛤殼”機(jī)殼內(nèi)的一鍵盤和觸摸墊的輸入裝置的計算機(jī)系統(tǒng)。
視頻圖示計算機(jī)系統(tǒng)是公知的、流行的消費產(chǎn)品。一典型的系統(tǒng)包括有一連接到用來顯示游戲或其它應(yīng)用圖象的普通電視機(jī)的數(shù)據(jù)處理單元。該數(shù)據(jù)處理單元接收來自一只讀存儲器(RON)的控制軟件，該ROM通常以盒式存儲器的形式被封裝。該盒式存儲器可拆卸地插入該數(shù)據(jù)處理單元。至少一個諸如鍵盤、觸摸墊、鼠標(biāo)器、操縱桿、觸摸屏、開關(guān)墊、或光槍之類的輸入裝置被連接到該數(shù)據(jù)處理單元，以容許用戶輸入諸如位置信息或信息文本之類的信息，這些被使用的信息通過控制軟件去執(zhí)行該應(yīng)用程序。
數(shù)據(jù)處理單元典型地具有一中央處理單元(CPU)和有關(guān)的易失和非易失存儲器(包括所有隨機(jī)存取存儲器(RAN)和引導(dǎo)只讀存諸器(引導(dǎo)ROM))、一電視(RF視頻)信號發(fā)生器和接合到各種指示裝置的一輸入/輸出(I/O)處理器。這些裝置在電路中進(jìn)行通信。這些系統(tǒng)的一個區(qū)別特征是使用一母板或系統(tǒng)平面將這些部件電連接在一起。
鍵盤是公知的輸入裝置，用來將信息的離散位傳送到數(shù)字系統(tǒng)。普通的鍵盤的例子包括有用來向數(shù)字計算機(jī)系統(tǒng)輸入原文本和指令數(shù)據(jù)的公知的“QWERTY”打字機(jī)鍵盤和用來向諸如鋼琴、風(fēng)琴、撥弦古鋼琴等之類的機(jī)械和電子音樂儀器輸入音樂音符的公知的音樂鍵盤。典型的每個鍵與一個或多個固定輸入端相關(guān)，這些輸入端是由按壓該鍵來觸發(fā)的。
觸摸墊是用來向計算機(jī)系統(tǒng)輸入坐標(biāo)類型數(shù)據(jù)的坐標(biāo)類型指示裝置。該觸摸墊是典型的一種能夠檢測在它們表面上的壓力位置的壓力敏感有界平面。當(dāng)一用戶用手指、記錄針或其它類似物品觸摸該表面時，該觸摸墊向被連接的計算機(jī)系統(tǒng)報告被觸摸位置的坐標(biāo)。如果有的話，根據(jù)響應(yīng)，該計算機(jī)執(zhí)行與該被按壓位置有關(guān)的功能。
該觸摸墊的典型的一個或多個區(qū)域被賦予在該系統(tǒng)或在應(yīng)用程序內(nèi)的某些功能。用戶知道什么功能是與標(biāo)準(zhǔn)框的每個區(qū)域相關(guān)的。一標(biāo)準(zhǔn)框是帶有圖示設(shè)計的薄層，它被安置在其上并且接觸該觸摸墊表面。該圖示設(shè)計典型地安排該觸摸表面的區(qū)域并且該區(qū)域被典型地標(biāo)記以向用戶提供一提示以便用戶了解與各個被繪制區(qū)域相關(guān)的功能。
在數(shù)字計算機(jī)系統(tǒng)中一個相對的最新的趨勢是提供一諸如觸摸墊、鼠標(biāo)器或觸摸屏之類的QWERTY鍵盤和指示裝置。
鍵盤/觸摸墊的組合在本技術(shù)領(lǐng)域中并不是未公知的。例如美國專利5231380(Logan)披露了一種用來控制顯示器上指針的小觸摸墊，其下面與個人計算機(jī)系統(tǒng)鍵盤的間隔棒相連接。美國專利5008854披露了一種在個人計算機(jī)系統(tǒng)中與鍵盤分離使用的大觸摸墊。
但是，還沒有一種具有實用、便攜的觸摸墊一鍵盤的組合的輸入裝置作為計算機(jī)系統(tǒng)的遠(yuǎn)程輸入裝置。
根據(jù)本發(fā)明，在一鉸接雙殼或“蛤殼”式的機(jī)殼里提供了一包括鍵盤和觸摸墊相結(jié)合的輸入裝置。該輸入裝置通過一有線或無線通信鏈路在電路中與數(shù)據(jù)處理單元進(jìn)行通信。
因而，本發(fā)明的一個優(yōu)點是提供了一種可方便地閉合的與一全尺寸觸摸墊相結(jié)合的鍵盤，從而減小了整個殼體的尺寸，因此適于攜帶和貯存。
本發(fā)明的另一個優(yōu)點是提供了一種適用于與一計算機(jī)系統(tǒng)相結(jié)合的便攜式觸摸墊—鍵盤。
本發(fā)明的這些以及另外的優(yōu)點通過對本發(fā)明的詳細(xì)描述將會變得更加明顯。
在被插入說明書并構(gòu)成說明書的一部分的附圖中，圖示說明了本發(fā)明的實施例，這些實施例與上面所述的本發(fā)明的一般說明一起，在下面將作為例子詳細(xì)說明本發(fā)明的原理。


圖1A和1B是表示本發(fā)明的系統(tǒng)的一般性構(gòu)成的方框圖；圖1C是表示在本發(fā)明的系統(tǒng)中所使用的視頻數(shù)字/模擬轉(zhuǎn)換器的細(xì)節(jié)部分的原理圖；圖2A是本發(fā)明輸入裝置的一實施例的透視圖；圖2B是圖2A中所示的本發(fā)明輸入裝置實施例的一側(cè)面的正視圖；圖3A是本發(fā)明輸入裝置的另一實施例的透視圖；圖3B是圖3A中所示的本發(fā)明輸入裝置實施例的一側(cè)面的正視圖；和圖4是表示本發(fā)明輸入裝置的電路原理的方框圖。
參見圖1A和1B，圖中示出了本發(fā)明的一計算機(jī)系統(tǒng)10。如圖1A所示，該系統(tǒng)10包括一帶有一可拆卸地與其相連接的程序盒式存儲器14的數(shù)據(jù)處理單元12。與該數(shù)據(jù)處理單元12相連接的還有一標(biāo)準(zhǔn)電視機(jī)(TV)16以及具有一觸摸墊19和一鍵盤20的輸入裝置18。該輸入裝置18向數(shù)據(jù)處理單元12發(fā)送在該觸摸墊19上對應(yīng)于手指、記錄筆21等的觸摸位置的座標(biāo)類型數(shù)據(jù)。另外，該輸入裝置還向數(shù)據(jù)處理單元12發(fā)送對應(yīng)于鍵盤20的鍵位被敲擊的數(shù)據(jù)。雖然在圖1A中并未示出，但該標(biāo)準(zhǔn)電視16也可以由接收合成的視頻信號的一對揚聲器和一顯示器來替代。該輸入裝置18通過一串行數(shù)據(jù)鏈路22連接到該數(shù)據(jù)處理單元12。該TV16通過一RF視頻線24連接到該數(shù)據(jù)處理單元12。
盒式存儲器14具有一在26處所示出的卡邊緣連接器，它可與一盒式存儲器連接器28相連接，因此該盒式存儲器14中的部件可與數(shù)據(jù)處理單元12中的部件進(jìn)行電連接。
處理單元12包括由系統(tǒng)總線31與其相聯(lián)系的一中央處理單元(CPU)30和一音頻/視頻(A/V)控制器/協(xié)處理器32、與由來自系統(tǒng)總線31的A/V控制器/協(xié)處理器32所引出的系統(tǒng)總線34相連的一系統(tǒng)存儲器33、第一和第二譯碼器芯片(未示出)、一I/O協(xié)處理器36、二個盒式存儲器連接器(一個在28處示出，另一個未示出)、所需要的用于產(chǎn)生音頻和視頻信號的附加電路系統(tǒng)38、以及一擴(kuò)展連接器39。如在該圖中所示的那樣，這些裝置在電路中被連接以便進(jìn)行通信。附加電路系統(tǒng)38示于圖1B中，并在說明書中將對圖1B進(jìn)行更詳細(xì)的討論。
CPU30產(chǎn)生多條在本技術(shù)領(lǐng)域中所公知的總線一條數(shù)據(jù)總線、一條地址總線和一條控制總線。這三條總線通稱之為系統(tǒng)總線31。在本實施例中，CPU30是一由Intel公司(3065 Bowers Ave.，Santa Clara，California，95051)制造的80376。該80376是已知的80386SX的變型，在本技術(shù)領(lǐng)域中它是公知的并可從Intel公司購買到。該80376與80386SX不同之處是80376工作在32位模式而不是16位模式。具體地說，在比特0被強(qiáng)制為邏輯1而迫使該CRO寄存器為0011H(在16進(jìn)制表示法中為0011)，有效地使該376工作在32位存儲模式。被使能的頁面調(diào)換則允許虛擬386工作。
A/V控制器/協(xié)處理器32產(chǎn)生三條來自系統(tǒng)總線31的備用的通用I/O譯碼器線(GPIO1、GPIO2和GPIO3)，每一條均提供32位I/O地址區(qū)域。通用譯碼器可用來提供三個有源低壓芯片，以使這些裝置能外接到A/V控制器/協(xié)處理器32。在數(shù)據(jù)處理單元12中，該通用譯碼器被用來對該I/O協(xié)處理器36(GPIO1)和二個盒式存儲器連接器(GPIO2和GPIO3)的地址區(qū)域進(jìn)行譯碼。該A/V控制器/協(xié)處理器32的其余電路系統(tǒng)將在下面進(jìn)行討論。
該系統(tǒng)存儲器32包括屏面RAM、系統(tǒng)RAM和引導(dǎo)ROM(均未示出)。在該屏面RAM和系統(tǒng)RAM上是32位DRAM的1兆字節(jié)。適合的DRAM是由一對Toshiba所制造的256K字節(jié)的16位存諸器芯片Tcs14170BJ所構(gòu)成，以提供一32位存儲器。CPU30的地址空間的一部分位置對在該A/V控制器/協(xié)處理器32中的若干8位寄存器譯碼。所有內(nèi)部位置是在偶數(shù)地址邊界中，在那里可適當(dāng)?shù)貓?zhí)行字—寬I/O的讀和寫。在這個特定的實施例中，在字—寬寄存器中不能執(zhí)行字節(jié)—寬的寫入并且I/O周期不能用來訪問奇數(shù)的地址。
引導(dǎo)ROM總是16位寬。該引導(dǎo)ROM包括二個由許多制造商所制造的27C512可擦除可編程只讀存儲器，因而給出128K引導(dǎo)RON。隨著一復(fù)位指令，從F20000H至FFFFFFH包括RON和內(nèi)部存儲器的1兆字節(jié)窗口在整個16兆字節(jié)地址區(qū)域內(nèi)被重復(fù)。
該系統(tǒng)存儲器33在若干裝置之間被共享。該A/V控制器/協(xié)處理器32是用于系統(tǒng)存儲器32的仲裁，因而該系統(tǒng)總線31由A/V控制器/協(xié)處理器32改變到系統(tǒng)總線34(包括一數(shù)據(jù)總線、一地址總線和一控制總線，圖中均未示出)。因此，該系統(tǒng)存儲器33通過系統(tǒng)總線34而被訪問。
I/O協(xié)處理器36將CPU30接口到諸如輸入裝置18以及例如是一對控制桿(未示出)、控制器(未示出)、一鼠標(biāo)器(未示出)和一打印機(jī)(未示出)中任意的裝置上。在本實施例中，該I/O協(xié)處理器36是一由Motorola公司制造的工作在2MHZ的被預(yù)編程的MC68HC705C8(后面稱之為68HC705)。該68HC705 I/O協(xié)處理器36通過作為一外圍裝置構(gòu)成的68HC705而被接口到CPU30(1)PA0—PA7被連接到數(shù)據(jù)總線的D0—D7；(2)PB7、PB1和PB2被分別連接到控制總線和地址總線的GPI01(由A/V控制器/協(xié)處理器32譯碼的一32字節(jié)地址區(qū)域，如下面所描述的那樣)、A1和A2；(3)PB3、PB4和PB5被分別連接到控制總線的ADS、READY和W/R。該I/O協(xié)處理器36通過A/V控制器/協(xié)處理器對在I/O空間具有的四個16位地址(這里稱之為AS0、AS2、AS4和AS6)譯碼。
在68HG705里面的程序按如下所述接口到CPU30。該68HC705被設(shè)計成直接連接到該處理器總線，并實際上作為到CPU30的—I/O端口。一對內(nèi)部鎖存器保存在每個處理器之間所通過的數(shù)據(jù)，直到其它的裝置準(zhǔn)備接收這些數(shù)據(jù)為止。狀態(tài)位表明了每個處理器的數(shù)據(jù)鎖存器的情況。通過對該狀態(tài)位的檢測可告知以前的數(shù)據(jù)是否已被讀出和是否有新數(shù)據(jù)等待讀出。
除此之外，該I/O協(xié)處理器36實施如下的功能(1)一50ms定時器，(2)用來從該輸入裝置接收通信信息分組的一串行控制器鏈路，(3)一盒式存儲器/擴(kuò)展檢測，用來判定在每個盒式存儲器連接器中一盒式存儲器14的存在或不存在以及判定在擴(kuò)展連接器中一擴(kuò)展裝置或CD驅(qū)動裝置的存在或不存在，(4)系統(tǒng)復(fù)位，和(5)一I2C非易失RAM(NVRAM)接口。該I/O協(xié)處理器36還配備一任選的DSA小型盤控制串行線，以允許同一任選的CD裝置通信。
50ms定時器是由構(gòu)成68HC705 I/O協(xié)處理器36的監(jiān)視器定時器來實現(xiàn)的，以便在規(guī)定的50毫秒間隔處終止。在每個監(jiān)視器定時器終止的時間，I/O協(xié)處理器36利用A/V控制器/協(xié)處理器32的模擬中斷0(AIO)而中斷CPU30(該A/V控制器/協(xié)處理器響應(yīng)于該I/O協(xié)處理器將AIO拉向低電平通過IRQ線而中斷該CPU)。通過分別向I/O端口ASO寫入字節(jié)OFOH或字節(jié)OOH而使該CPU啟動并中止該50ms定時器。
在該CPU的中斷應(yīng)答周期內(nèi)，A/V控制器/協(xié)處理器維持該中斷處理程序的地址。該中斷處理程序使得CPU30自對應(yīng)于I/O協(xié)處理器的16位I/O端口ASO讀取一個或多個字節(jié)。在每個I/O端口ASO讀取期間，A/V控制器/協(xié)處理器32選擇I/O協(xié)處理器36，因而允許在CPU30和I/O協(xié)處理器36之間的數(shù)據(jù)傳送。
響應(yīng)于50ms中斷，I/O協(xié)處理器36將總是有一字節(jié)被傳送到該CPU。因為最后的中斷應(yīng)答周期和這個字節(jié)的上半字節(jié)包含有被傳送到該CPU的I/O裝置信息的數(shù)目，所以這個字節(jié)的下半字節(jié)包含有該50ms定時器的中斷數(shù)目。如果該50ms定時器被中止，則這個字節(jié)的下半字節(jié)將為零。如果所接收的信息多于15個，則在該上半字節(jié)中只傳送15個信息，而余下的信息是在下一傳送期間被傳送。根據(jù)這個第一字節(jié)的內(nèi)容，該CPU可自I/O協(xié)處理器36讀取通常來自輸入裝置的數(shù)據(jù)信息分組的后面接著的字節(jié)。典型地是，僅當(dāng)它們各自的狀態(tài)變化時，該輸入裝置將發(fā)送信息，因而信息傳送頻率很低。
輸入裝置18以及所有的其它輸入裝置都通過串行數(shù)據(jù)鏈路22連接到I/O協(xié)處理器36。為了沿該串行鏈路22傳送，個別輸入裝置(即輸入裝置18)將該控制裝置的移動變換為一適合的格式。該輸入裝置18通過該串行數(shù)據(jù)鏈路22將數(shù)據(jù)信息分組傳送到系統(tǒng)單元12。如像下面將要說明的那樣，該數(shù)據(jù)信息分組的結(jié)構(gòu)是根據(jù)輸入裝置的類型不同而有所差異。座標(biāo)型裝置(鼠標(biāo)器、模擬控制桿、觸摸墊等)的數(shù)據(jù)信息分組結(jié)構(gòu)和開關(guān)閉合型(鍵盤、數(shù)字控制桿、開關(guān)墊等)的數(shù)據(jù)信息分組結(jié)果是不同的。
串行控制器鏈路22包括三條線一條數(shù)據(jù)接收線、一條VCC(+5VDC)線和一條地線。使用該68HC705的PDO/RDI管腳，該68HC705配有該控制器串行鏈路的數(shù)據(jù)接收線。這個管腳被設(shè)計成作為到利用公知異步格式的串行裝置的一個接口。串行傳輸具有以下的格式每秒4800位，無奇偶性，8數(shù)據(jù)位和一停止位。在另一方案中可使用一計時異步格式。使用公知的六線小型插塞式連接器(未示出)而將該串行控制器鏈路22與外部裝置相連接。輸入裝置是菊花鏈類型裝置，因此一單一裝置實際上與數(shù)據(jù)處理單元12相連。例如，如果一所謂的鼠標(biāo)指示器件被加到該系統(tǒng)10，那么該鼠標(biāo)器與輸入器件18相連，也與處理單元12相連接。
盒式存儲器檢測和擴(kuò)展檢測是用來確定在每個盒式存儲器連接器或擴(kuò)展連接器中盒式存儲器14的存在或不存在，并由I/O協(xié)處理器36查詢盒式存儲器連接器28的一管腳而被實施。該管腳由在該系統(tǒng)平面內(nèi)的一適合的上拉電阻(未示出)被拉到邏輯1，并且一適當(dāng)?shù)乇贿B接的盒式存儲器14將該管腳拉到邏輯0。因而，在每個盒式存儲器檢測中1表明盒式存儲器14不存在而0表明存在盒式存儲器14。同樣，在擴(kuò)展檢測中1表明不存在諸如可選擇的CD驅(qū)動裝置之類的擴(kuò)展裝置，而0表明存在一擴(kuò)展裝置。
通過I/O協(xié)處理器36控制A/V控制器/協(xié)處理器32所通過的復(fù)位信號，同樣也控制CPU30的復(fù)位信號來實施復(fù)位。鑒于I/O協(xié)處理器36復(fù)位A/V控制器/協(xié)處理器，同樣也復(fù)位CPU30，所以該CPU30可命令該I/O協(xié)處理器36復(fù)位系統(tǒng)10。通過將字節(jié)OFFH寫入I/O端口ASO，該CPU使得該I/O控制器產(chǎn)生一系統(tǒng)復(fù)位。另外，該I/O協(xié)處理器36監(jiān)視用于該系統(tǒng)的任選的復(fù)位開關(guān)(未示出)并當(dāng)它檢測到一開并閉合時則復(fù)位該系統(tǒng)。
最后，I/O協(xié)處理器執(zhí)行一I2C非易失性RAM(NVRAM)接口去讀、寫，并且檢測非易失系統(tǒng)RAM的512個字節(jié)的內(nèi)容。該NVRAM(未示出)包括一由philips Semiconductor制造的PCF8594并在電路中通過該I2C接口與I/O協(xié)處理器通信。多個PCF8594可進(jìn)行級聯(lián)以便提供更多的NVRAM性能。為了訪問NVRAM，使用了一個三字節(jié)順序。所有三個字節(jié)通過I/O端口ASO被存取。第一字節(jié)由CPU寫到I/O協(xié)處理器表明該傳送是讀還是寫并給I/O協(xié)處理器一個段地址。這個字節(jié)的下半字節(jié)表明傳送的類型01H表明是一個來自NVRAM的寫入而02H表明是一個來自NVRAM的讀出。這個字節(jié)的上半字節(jié)是一相應(yīng)于NVRAM的256字節(jié)段的4位段數(shù)。雖然NVRAM有512字節(jié)，僅使用了其底部二段(0和1)。為了讀出和寫入，下一字節(jié)是相同的——下一字節(jié)由CPU寫入并且是在該段內(nèi)被存取的該字節(jié)的地址。最后一個字節(jié)不是由CPU向I/O協(xié)處理器寫入就是自I/O協(xié)處理器讀出，并且是自NVRAM讀出或向NVRAM寫入的數(shù)據(jù)字節(jié)。
另外，I/O協(xié)處理器可用另外的方式來執(zhí)行。例如，三態(tài)可讀移位寄存器可適合地接收來自串行數(shù)據(jù)鏈路22的信息。在這種情況下，該CPU30周期地讀取該移位寄存器，以便從輸入裝置存取該數(shù)據(jù)信息分組。
第一譯碼芯片(未示出)在電路中與CPU30、A/V控制器/協(xié)處理器32和二個盒式存儲器連接器28(另一個未示出)進(jìn)行通信。該第一譯碼芯片接受系統(tǒng)總線31的上面二條地址線作為輸入，對變?yōu)樗膫€4兆字節(jié)區(qū)域的80376 CPU30的16兆字節(jié)地址空間譯碼，由三條芯片選擇線來表示二條用于盒式存儲器連接器28(另一個未示出)而一條用于A/V控制器/協(xié)處理器32。上部4兆字節(jié)和下部4兆字節(jié)對A/V控制器/協(xié)處理器芯片選擇譯碼，剩余的兩個4兆字節(jié)區(qū)域?qū)蓚€盒式存儲器連接器芯片選擇譯碼。
第二譯碼器芯片(未示出)用來對擴(kuò)展連接器39實施芯片選擇。該第二譯碼芯片在電路中沿系統(tǒng)總線34與A/V控制器/協(xié)處理器32和擴(kuò)展連接器39進(jìn)行通信。該第二譯碼芯片容許A/V控制器/協(xié)處理器32對在F20000H處開始的系統(tǒng)ROM的128K字組譯碼。自F40000H到FFFFFFH區(qū)域是由該擴(kuò)展連接器39使用的第二譯碼芯片譯碼。這個由第二譯碼芯片譯碼的ROM的字組被用來通過該擴(kuò)展連接器39將ROM加到系統(tǒng)10。
為了所安置的盒式存儲器14在電路中與CPU30和其它系統(tǒng)部分進(jìn)行通信，該數(shù)據(jù)處理單元12還有一對盒式存儲器連接器(一個在28處示出，另一個未示出)。該盒式存儲器14通過一鍍金62腳(二排31腳導(dǎo)電帶)卡邊緣插頭26而被連接到該數(shù)據(jù)處理單元12。為了接受該卡邊緣插頭26的卡邊緣連接，該處理單元12具有二個盒式存儲器連接器28。該盒式存儲器14所具有的鍍金板的印刷線應(yīng)與該連接器28的導(dǎo)體相匹配，以便容許該盒式存儲器14可插地被連接到處理單元12。通過該盒式存儲器連接器28(另一個未示出)，以下的信號被傳送到外部裝置系統(tǒng)總線31信號、盒式存儲器檢測線、電源、地、模擬中斷1或2(每個盒式存儲器具有一唯一的中斷)、GPIO2或3(每個盒式存儲器具有一唯一的芯片選擇)、鎖定線(它是80376和80386SX系統(tǒng)總線31的一典型信號)以及盒式存諸器選擇，這些信號是由第一譯碼芯片產(chǎn)生的。另一方面，通過該盒式存儲器連接器28，這些需被連接到一任選的CD驅(qū)動器的信號也可被連接到外部裝置。
另外，該處理器12具有一有112腳(二行，每行56個腳)的卡邊緣擴(kuò)展插座39。該擴(kuò)展插座39容許這些裝置向系統(tǒng)存儲器33附加更多的存儲器并附加各種其它的特征。被連接到該擴(kuò)展插座39的裝置應(yīng)具有與該擴(kuò)展插座相匹配的鍍金卡邊緣，以容許該裝置能可插地連接到該處理器單元12。通過該擴(kuò)展插座39以下的信號被傳進(jìn)到外部裝置系統(tǒng)總線信號、擴(kuò)展插座檢測線、電源、地、CAS和RAS線和擴(kuò)展插座39選擇，這些信號是由第二譯碼芯片產(chǎn)生的。另一方面，通過該擴(kuò)展插座39這些需被連接到一任選的CD驅(qū)動器的信號也可被連接到外部裝置。
程序盒式存儲器14包括有一程序RON40和一譯碼器42。另一方面，譯碼器42還可被設(shè)計安置在處理單元12之中。程序RON40包括用來以只讀存儲的格式在CPU30中執(zhí)行的合適的代碼。另一方面，諸如電池支持的(battery—backed)RAM之類的其它的存諸器類型在該盒式存儲器14中可作為存貯裝置。如在圖1A中所示，該程序ROM40在電路中與CPU30進(jìn)行通信。
如像在本技術(shù)領(lǐng)域中公知的那樣，在盒式存儲器14中地址譯碼器42對針對程序ROM40的適當(dāng)存儲區(qū)域的地址總線的全部寬度進(jìn)行譯碼，并產(chǎn)生一芯片選擇信號44。該地址譯碼器42在一本技術(shù)領(lǐng)域中公知的16V8可編程序陣列邏輯(PAL)中被執(zhí)行，該芯片是由許多制造商例如AMD公司制造的。如果該譯碼器被設(shè)計安置在處理單元12中，則選擇信號44通過連接器26被電連通到ROM40。
現(xiàn)在參見圖1B，圖1A所示的附加的電路系統(tǒng)38被連接到A/V控制器/協(xié)處理器32。該附加的電路系統(tǒng)38包括有4個裝置一視頻數(shù)字—模擬變換器(視頻DAC)50、一NTSC/PAL(“PAL”涉及公知的歐洲電視信號標(biāo)準(zhǔn))編碼器52、一音頻數(shù)字—模擬變換器/模擬—數(shù)字變換器/壓縮器/去壓縮器(ADC/DAC/CODEC)54和一RF調(diào)制器56。每一部件的連接如圖所示。
音頻/視頻控制器/協(xié)處理器(A/V控制器/協(xié)處理器)32的電子線路基本上被包括在一種整塊的傳統(tǒng)邏輯芯片內(nèi)，如像已知的—ASIC(特殊應(yīng)用集成電路)。一種滿足這里所描述的A/V控制器/協(xié)處理器32可從MSU Ltd.(270 Upper 4th street，Witan GateWest，Centval Milton Keynes，MK9 1DP England)購買。該A/V控制器/協(xié)處理器32包括一處理器接口60、一處理器高速緩沖存儲器62、一存儲器接口/更新64、一視頻控制器66、一中斷控制器68、一視頻位塊移動器(blitter)70、一任選CD部件譯碼器、一數(shù)字信號處理器(DSP)74和一DSP存儲器76。該處理器接口60、存儲器接口/更新64和視頻控制器66被匯集在一起稱之為視頻/存儲器控制器67。系統(tǒng)存儲器33、中央處理單元30和其它裝置被置于該A/V控制器/協(xié)處理器之外。
A/V控制器/處理器32自系統(tǒng)總線31產(chǎn)生系統(tǒng)總線34，從而使系統(tǒng)存儲器33與CPU30隔離。因此，系統(tǒng)總線34對到該系統(tǒng)存儲器33的各種裝置進(jìn)行電連接。共享該總線34的是六個可能的總線主控器(分別按從最高優(yōu)先級到最低優(yōu)先級的順序)存儲器更新64、視頻控制器66、一可選CD部件譯碼器(未示出)、DSP74、位塊移動器70和CPU30(通過處理器接口60)。在任何時間都只有一個總線主控器可以控制該系統(tǒng)總線34。在該視頻/存儲器控制器67中仲裁器控制這些裝置的優(yōu)先級的變化，如像這里所述那樣，并且在電路中與該A/V控制器/協(xié)處理器32中的所有裝置進(jìn)行通信。例如，該CPU具有所有總線主控器的最低優(yōu)先級，直至出現(xiàn)一中斷為止。因此，在該電路中，該仲裁器與CPU接口60和中斷控制器68進(jìn)行通信。
在檢測用于CPU30的預(yù)取指令中，該高速緩沖存儲器62不是一高速緩沖存儲器。更確切地說，該高速緩沖存儲器62是一位于F14000H至F143FFH的512×16位靜態(tài)RAM，它可通過CPU30用于變量、堆?；虺绦蚓幋a以便加速程序的執(zhí)行。
如像在本技術(shù)領(lǐng)域中已公知的，該視頻/存儲器控制器67(處理器接口60、存儲器接口/更新64和視頻控制器66)控制該系統(tǒng)總線34，并且為了使存儲器裝置連接到該系統(tǒng)總線34而提供存儲器定時信號(即，CAS、RAS、寫使能等)。對于取出任何視頻顯示數(shù)據(jù)以及更新動態(tài)RAM(DRAM)的短暫周期的視頻線期間，它中止總線主控器的工作。它還控制與CPU30的接口。
視頻控制器66具有一彈性視頻定時發(fā)生器，它可對適合的不同TV標(biāo)準(zhǔn)編程并將監(jiān)視器提高到480VGA標(biāo)準(zhǔn)的640線。由在A/V控制器/協(xié)處理器中所設(shè)置的各種寄存器控制該精確的視頻格式水平周期、水平同步、水平消隱結(jié)束、水平消隱開始、水平顯示開始、水平顯示結(jié)束、水平取數(shù)開始、水平取數(shù)結(jié)束、水平垂直同步、垂直周期、垂直同步、垂直消隱結(jié)束、垂直消隱開始、垂直顯示開始、垂直顯示結(jié)束、視頻中斷和光筆寄存。該視頻控制器66具有三種可用的色彩清晰度每像素4位、每像素8位和每像素16位。該屏面的存儲器映射不依賴于該視頻顯示器寬度，而是獨立地被規(guī)定。
視頻/存儲器控制器67對在如下存儲映射中的80376 CPU30的16兆字節(jié)進(jìn)行譯碼系統(tǒng)ROM的1MB(000000H—OFFFFFH)、第一盒式存儲器ROM的4MB(400000H—7FFFFFH)、第二盒式存儲器ROM的4MB(800000H—BFFFFFH)、用于音頻/視頻控制器/協(xié)處理器的內(nèi)部存儲器的64KB(F10000H—F1FFFFH)和系統(tǒng)ROM的128KB單元(FEOOOOH—FFFFFFH)。該內(nèi)部存儲器的64K字節(jié)包括調(diào)色板RAM、位塊移動器寄存器以及DSP寄存器的存儲器，調(diào)色板地址區(qū)域如上所述。位塊移動器寄存器地址從區(qū)域F10400H延伸到F107FFH。DSP存儲器地址從F10800H擴(kuò)展到F18000H。
如果任選的CD驅(qū)動器被附加到該系統(tǒng)，那么如下的區(qū)域被附加到存儲映射系統(tǒng)RAM的另外1MB(100000H—1FFFFFH)和用于CD驅(qū)動的128KB(FCOOOOH—FDFFFFH)。
中斷控制器68將六個內(nèi)部中斷接口到該CPU30視頻中斷(最高優(yōu)先級)、模擬中斷0(AI0)、模擬中斷1(AI1)、模擬中斷2(AI2)、CD單元譯碼器中斷和DSP中斷(最低優(yōu)先級)。當(dāng)CPU30執(zhí)行該中斷應(yīng)答周期時，中斷控制器自動地清除一中斷。對于每個中斷可利用一屏蔽位。
位塊移動器70是一用來快速屏面更新和動畫片制作的圖形處理器，是作為用于CPU30或DSP74的一硬件圖形子例程。它執(zhí)行由CPU30和DSP74寫入存儲器中的指令。它通過由系統(tǒng)存儲器33讀出所設(shè)置的新指令執(zhí)行圖形操作的任意邏輯序列。通過位塊移動器程序操作它成為總線主控器，并且因此對于可考慮的周期來說具有不兼容的系統(tǒng)總線34控制。但是，它的超過CPU30的優(yōu)先級是有條件的；當(dāng)一中斷出現(xiàn)時，它可請求停止系統(tǒng)總線到CPU30。該CPU30在該系統(tǒng)等級中是最低優(yōu)先級總線主控器；但是，它能完成其它硬件的控制，因此，該系統(tǒng)總線34的使用完全在CPU30程序控制之下。
位塊移動器70具有一多用途比較器，以容許智能位塊移動操作，并使一邏輯功能單元(LFU)產(chǎn)生輸出數(shù)據(jù)。該邏輯功能單元可用若干種方式組合該數(shù)據(jù)寄存器的內(nèi)容來產(chǎn)生輸出數(shù)據(jù)，并且該比較器可對該數(shù)據(jù)執(zhí)行某種比較以禁止寫操作，并有選擇地停止塊移動器操作。
邏輯功能單元產(chǎn)生輸出數(shù)據(jù)，該輸出數(shù)據(jù)被寫入系統(tǒng)存儲器33中的目的地。它可執(zhí)行源和目的寄存器像素的任何邏輯結(jié)合。“源數(shù)據(jù)像素”可由源數(shù)據(jù)寄存器或數(shù)據(jù)圖形數(shù)據(jù)寄存器中選擇。LFU選擇來自數(shù)據(jù)寄存器的輸入數(shù)據(jù)兩個置位的四個布爾(Boolean)小項A&B、A&B、A&B和A&B)，并產(chǎn)生該兩個被選擇小項的邏輯“或”。這就容許輸入數(shù)據(jù)的任何邏輯組合；因此存在16種功能的可能性。
比較器可執(zhí)行對在源、目的和圖形數(shù)據(jù)寄存器中的數(shù)據(jù)的各種比較。如果滿足它的比較條件，則它產(chǎn)生一中止信號。該中止信號用來中止一寫操作，并可選擇地去停止位塊移動器操作。為了故障檢測和系統(tǒng)存儲器33查找操作，以及作為字符著色的一種輔助，該比較器還可用來提供一像素平面效果，以給出清楚的色彩。
DSP74是用于聲音合成的一種簡單的、極高速的處理器，其工作在高達(dá)每秒33×105指令(MIPS)的狀態(tài)。它通過一DSP DMA控制器(未示出)對系統(tǒng)總線34進(jìn)行訪問，該DSP DMA控制器容許向系統(tǒng)存儲器33中讀和寫字節(jié)或字。這些傳送出現(xiàn)在短字符組中，并且是在DSP程序控制之下。該DSP74實際上執(zhí)行程序并在它自己的專用高速存儲器76中存貯數(shù)據(jù)。
DSP74音頻協(xié)處理器是一具有足夠能力去實施一高性能音樂合成的通用算術(shù)協(xié)處理器。同步串行輸出端提供一所產(chǎn)生的具有16位精度的立體聲音頻信號，給出一與小型盤技術(shù)有關(guān)的正常的音質(zhì)。該DSP74是來自主機(jī)CPU30的微可編程的，并且該指令的設(shè)置充分地靈活，使得用戶可進(jìn)行編程，使該裝置能實現(xiàn)許多不同功能，這些功能幾乎完全不同于“音樂合成器”的功能。這種應(yīng)用可包括算法語言產(chǎn)生、利用快速富里葉變換技術(shù)的音頻分析和三維圖形旋轉(zhuǎn)。對于最大數(shù)據(jù)吞吐量，該DSP74使用了哈佛大學(xué)的體系結(jié)構(gòu)(分離程序和數(shù)據(jù)總線)。該DSP74具有一算術(shù)邏輯單元(ALU)，該ALU的特征是一16位的硬件，執(zhí)行16位硬件乘/累加以及加法、減法和邏輯功能。還有一分離串行除法單元，用以每信號產(chǎn)生一商數(shù)位。
在DSP74中的ALU是一16位算術(shù)邏輯單元，它具有與在本技術(shù)領(lǐng)域中公知的Texas Instruments 74181相同的功能。通常的算術(shù)操作是按照指令編碼；不尋常的指令用通用算術(shù)指令(GAI)直接置定ALU模式位而被執(zhí)行的。
DSP74具有一與其相關(guān)的DSP存儲器76。該DSP存儲器76包括程序RAM、數(shù)據(jù)RAM、一寄存器/常量表和一正弦ROM(均未示出)。DSP存儲器76通常在DSP的內(nèi)部地址空間以及系統(tǒng)存儲器33的地址空間是易于使用的。該DSP程序RAM是512個18位字。就該DSP74而論，這些位置僅可由CPU30寫入，并且是只讀程序。程序RAM不呈現(xiàn)在該DSP內(nèi)部地址空間。當(dāng)DSP74運行時該程序RAM不易于訪問主機(jī)，而當(dāng)DSP空閑時則可訪問主機(jī)。
DSP74還具有一串行音頻數(shù)字—模擬轉(zhuǎn)換器(DAC)接口。該串行DAC接口容許DSP74不但驅(qū)動一同步串行(I2S或類似的)DAC，而且還從諸如一CD驅(qū)動裝置之類的同步串行數(shù)據(jù)源輸入數(shù)據(jù)。
A/V控制器/協(xié)處理器32連接到一外部視頻DAC50，以將來自視頻控制器66的18位像素信息78(紅、綠、藍(lán)各為6位)轉(zhuǎn)換為在本技術(shù)領(lǐng)域中公知的RGB信號。如圖1C所示，該視頻DAC50的每一色彩通道(R80a、G80b和B80c)用一R2R電阻樹和一2N2222晶體管所實現(xiàn)。在圖1C中的這些器件在電路中的通信如像所示的那樣。在圖1C中的電阻86a—86j均為0.25瓦，其阻值如圖中所示，其公差在5％之內(nèi)。晶體管88是一2N2222。
再次參見圖1B，RGB信號80通過NTSC/PAL編碼器52被轉(zhuǎn)換成一NTSC合成視頻信號90。該NTSC/PAL編碼器52接受由A/V控制器/協(xié)處理器32的視頻控制器66所產(chǎn)生的色度時鐘92、HSYNC和VSYNC信號94，以及由視頻DAC50產(chǎn)生的紅80a、綠80b、藍(lán)80c視頻輸出，并產(chǎn)生一公知的NTSC或基帶視頻格式的合成視頻信號90。另一方面，也可產(chǎn)生公知的PAL(歐洲電視信號標(biāo)準(zhǔn))格式。該合成視頻信號90由一本技術(shù)領(lǐng)域公知的凹形RCA類型聲音插孔(未示出)與外部裝置相連接。在本實施例中，該NTSC/PAL編碼器52是一由Sony公司制造的CXA1145。另外，也可使用由Motorola公司制造的MC1377。
音頻ADC/DAC/CODEC54用一遵循已知的Philips I2C協(xié)議的串行鏈路96連接到DSP74。該ADC/DAC/CODEC54將模擬數(shù)據(jù)轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)，反之亦然，轉(zhuǎn)換為壓縮和去壓縮數(shù)字?jǐn)?shù)據(jù)。該ADC/DAC/CODEC54接口自任選的話筒到A/V控制器/協(xié)處理器32的主體聲模擬數(shù)據(jù)97a—97b。該音頻輸入97a—97b由一標(biāo)準(zhǔn)立體聲1/4"連接器連接到外部裝置。該音頻ADC/DAC/CODEC54還由所產(chǎn)生的左和右音頻線輸出信號98a—98b將來自A/V控制器/協(xié)處理器的數(shù)字信號接口到外部裝置。這些信號98a—98b用二個在本技術(shù)領(lǐng)域中公知的凹形RCA聲音插孔而連接到諸如任選的揚聲器(未示出)之類的外部裝置上。如下面所述，該音頻線信號98a—98b還被附加到該RF視頻信號22上。
在該最佳實施例中，ADC/DAC/CODEC54是一由CrystalSemiconductor所制造的CS4216。該元件包括具有可編程放大的麥克風(fēng)輸入端，以及具有可編程衰減器的輸出端。放大和衰減都是由DSP74可編程地控制的。
另一方面，該ADC/DAC/CODEC54可用由Philips所制造的TDA1311所替代。如果使用這種芯片，則不會得到ADC和CODEC功能。
RF調(diào)制器56將來自NTSC/PAL編碼器52的合成視頻信號90與來自音頻ADC/DAC/CODEC54的左和右音頻線輸出信號98a和98b相合并成一載波頻率以產(chǎn)生一適于直接輸入到TV16中的RF視頻信號22。為了產(chǎn)生不同的PAL(歐洲電視信號標(biāo)準(zhǔn))和NTSC格式，必須使用一不同的RF調(diào)制器和晶體檢波器。RF視頻信號22使用一本技術(shù)領(lǐng)域中所公知的單一的凹形F同軸連接器與外部裝置相連。
現(xiàn)在參見圖2A、2B，該圖示出了本發(fā)明的輸入裝置18的一個實施例。如圖所示，該輸入裝置18包括有被安置在一單獨的機(jī)殼100內(nèi)的一觸摸墊19和一鍵盤20。
機(jī)殼100是一具有二個相等的半殼體100a和100b的雙殼或“蛤殼”機(jī)殼，該機(jī)殼是由ABS—T(丙烯腈丁二烯乙烯共聚物，材料為ABS，等級為T；它可由Wong′s電子公可購得，該公司地址為Wongs Industrial cenfre，180 Wai Yip Street，Kwun Tong，Kowloon，Hong Kong)或任何其它剛度適合的可成型性材料所制成。這兩個半殼體通過一鉸鏈102被相互連接，該鉸鏈的構(gòu)成可允許半殼體100a相對于另一半殼體100b沿著平行于鉸鏈102的軸而運動(如在104處所指明的)。該鉸鏈102容許兩個半殼體100a和100b運動到如圖2B中所示的使兩個殼體可呈閉合狀態(tài)的程度。該鉸鏈102可像在本技術(shù)領(lǐng)域中公知的“筆記本型”計算機(jī)設(shè)計那樣被壓制到該機(jī)殼的半殼體100a和100b之中，也可用標(biāo)準(zhǔn)的方法將任何其它合適的鉸鏈，例如“鋼琴”鉸鏈，加接到兩個半殼體100a和100b。在本實施例中，鉸鏈102的構(gòu)型必須允許使得在一半殼100a中的電路系統(tǒng)能與另一半殼100b進(jìn)行電路通信，這樣就可使來自一半殼100a中電路系統(tǒng)的信號通過被連接到另一半殼100b的公共鏈路22而被傳送到處理單元12。
這兩個半殼100a和100b使用在筆記本計算機(jī)設(shè)計技術(shù)領(lǐng)域中公知的標(biāo)準(zhǔn)閂鎖裝置而保證處于圖2B中的閉合位置。在一實施中，閂鎖110a和110b被附置在一半殼體100a上。該閂鎖110a和110b嵌入槽112a和112b中并與制動裝置(未示出)嚙合，并且制動裝置由一對滑塊114a和114b控制。該滑塊114在槽(未示出)中滑動并將該制動裝置移動到二個位置一個位置是使每個制動裝置保證它的各自的閂鎖而另一位置是使該閂鎖自由的退出它的各自的槽。
圖3A和3B示出了本發(fā)明的輸入裝置18的另外的實施例。如圖3A所示，在這個實施例中觸摸墊19和鍵盤20由一個在它們側(cè)邊上的鉸鏈而被鉸接，這樣在正常情況下當(dāng)鍵盤20面對用戶時它們被置于并排的位置上。這個實施例與圖2A和2B所示的實施例的不同之處在于圖3A的鍵盤20實際是一帶有QWERTY的圖示圖像的第二觸摸墊或?qū)懺诘诙|摸墊之中或之上的其它的鍵盤。另一方面，一具有單獨的、可動鍵位的鍵盤可使用在這個具有觸摸墊19的并排安置的實施例中。該輸入裝置18的這個實施例折迭成為如圖3B所示的閉合形態(tài)。
象所用的另外實施例一樣，這兩個半殼100a和100b利用在筆記本計算機(jī)設(shè)計技術(shù)中所公知的標(biāo)準(zhǔn)閂鎖裝置被保證在圖3B所示的閉合位置。在一實施例中，閂鎖110a和110b被附加在一半殼100a上。該閂鎖110a和110b嵌入槽112a和112b中并與制動裝置(未示出)嚙合，該制動裝置由一對滑塊114a和114b來控制。該滑塊114在槽(未示出)中滑動并將該制動裝置移動到兩個位置在其中的一個位置中每個制動裝置相連接地嚙合因而保證它的各自的閂鎖；而在另一個位置中該閂鎖自由地退出它的各自的槽。
現(xiàn)在參見圖4，該圖示出了在該輸入裝置18中的電路系統(tǒng)的方框圖。輸入裝置18包括坐標(biāo)型傳感器122、鍵盤傳感器124、坐標(biāo)確定電路系統(tǒng)126、鍵盤電路系統(tǒng)128、100毫秒定時器130和接口電路系統(tǒng)132，在電路中進(jìn)行通信的所有連接如圖4所示。
觸摸墊傳感器122以這樣一種方式構(gòu)成，即用手指、記錄針21或類似物品按壓或接近該傳感器表面，則容許該傳感器檢測該觸摸的位置。觸摸墊傳感器122可以是諸如電阻基面?zhèn)鞲衅?、聲學(xué)傳感器和開關(guān)閉合型傳感器等許多類型中的一種。例如包括膜片開關(guān)矩陣即在美國專利4736190中(Florella)所披露的裝置和較細(xì)分辨力開關(guān)閉合型傳感器即在美國專利4529959中(Ito等)披露的裝置。一種適合的傳感器102可從Wong′s電子公司(Wongs Industrialcenfre，180 Wai Yip Street，Kwun Tong，Kowloon，Hong Kong，部件編號PR39983)購買到。
傳感器122響應(yīng)于記錄針21、手指或類似物品觸摸該傳感器表面或觸摸一貼近于該傳感器表面模板覆蓋層而產(chǎn)生至少一個電信號123。例如，開關(guān)閉合型傳感器典型地需要若干個驅(qū)動器去順序地驅(qū)動在一軸上的許多線和若干接收器去檢測在另外軸上的哪些線正在傳導(dǎo)由這些驅(qū)動器驅(qū)動的信號。知道哪個驅(qū)動器產(chǎn)生由那些接收器所檢測的信號，就可以確定引起開關(guān)閉合的觸摸的位置。
鍵盤傳感器124可以是許多適合的傳感器中的任一個，這些傳感器是鍵盤設(shè)計和筆記本型計算機(jī)設(shè)計技術(shù)中公知的。另外，該鍵盤傳感器可以是具有一QWERTY的樣板圖示設(shè)計的第二坐標(biāo)型傳感器或被刻在該表面之中或之上的其它鍵盤。該鍵盤傳感器124響應(yīng)于該傳感器124的鍵位閉合事件而產(chǎn)生一電信號125。
坐標(biāo)確定電路系統(tǒng)126在電路中與坐標(biāo)傳感器122、接口電路系統(tǒng)132以及100毫秒定時器130進(jìn)行通信。該坐標(biāo)確定電路系統(tǒng)126是構(gòu)成能接受來自坐標(biāo)傳感器122的電信號123并確定對應(yīng)于由手指、記錄針21或類似物品所觸摸的位置的X軸和Y軸值。例如，如象在本技術(shù)領(lǐng)域中公知的，如果該坐標(biāo)傳感器122是一開關(guān)型傳感器，那么該坐標(biāo)確定電路系統(tǒng)126將包括驅(qū)動器和接收器去確定哪個開關(guān)被閉合，并邏輯傳送這個開關(guān)的位置到與該傳感器表面有關(guān)的一個有益的值。
鍵盤電路系統(tǒng)128在電路中與鍵盤傳感器124和接口電路系統(tǒng)128相通信。該鍵盤電路系統(tǒng)128接受來自鍵盤傳感器124的電信號125，確定哪一個鍵位被觸摸，并產(chǎn)生相應(yīng)于擊鍵的信息。
100毫秒定時器130在電路中與坐標(biāo)確定電路系統(tǒng)126通信。該定時器130反復(fù)地測定100毫秒時間間隔的終止并產(chǎn)生一表明該間隔終止的信號131。在由定時器130所檢測的100毫秒間隔終止之間，坐標(biāo)確定電路系統(tǒng)126利用信號131去檢測手指、記錄針21或類似物品的觸摸位置的變化。
接口電路系統(tǒng)132在電路中與坐標(biāo)確定電路系統(tǒng)126、鍵盤電路系統(tǒng)128、數(shù)據(jù)處理單元12(通過串行數(shù)據(jù)線22)以及如果有的話則通過串行數(shù)據(jù)線延長部分23與其它輸入裝置進(jìn)行通信。接口電路系統(tǒng)132接受由坐標(biāo)確定電路系統(tǒng)126所確定的坐標(biāo)值、由鍵盤電路系統(tǒng)128所產(chǎn)生的鍵位按壓信息和由方向確定電路系統(tǒng)206所產(chǎn)生的信息，并且通過該串行數(shù)據(jù)鏈路22向數(shù)據(jù)處理單元12傳送任意這樣的信息。
所有輸入裝置是被連接到該處理單元12的數(shù)據(jù)收集和整理系統(tǒng)。因此，接口電路系統(tǒng)必須通過來自其它輸入裝置到CPU 30去的任何信息分組。如象在下面所述的更完全的說明，每個被連接到處理單元12的輸入裝置具有唯一的裝置編號。最靠近處理單元12的裝置具有的裝置編號為0，并且較遠(yuǎn)離處理單元12的裝置具有較高的裝置編號。但是，這些輸入裝置并不知道它們自己或其它裝置的裝置編號。因此，每個裝置必須向來自相同類型的其它輸入裝置的任何所通過的數(shù)據(jù)信息分組的裝置編號加1。在鏈路中任何具有大于15的裝置編號的輸入裝置則被忽略。
例如，假設(shè)三個連接到處理單元12的相同類型的輸入裝置α、β和γ按如下連接α被連接到處理單元12，β被連接到α且γ被連接到β。因此，α具有一裝置編號0，β具有一裝置編號1且γ具有一裝置編號2。其它的裝置不知道它們自己或其它裝置編號。每個裝置發(fā)送它自己的帶有一裝置編號0的數(shù)據(jù)信息分組。
當(dāng)α通過一數(shù)據(jù)信息分組到處理單元12時，由于α最靠近該處理單元12，所以不履行裝置編號0是正確的。但是，β和γ還發(fā)送具有一裝置編號0的數(shù)據(jù)信息分組。為了對這種情況進(jìn)行補救，每個裝置對通過信息分組的裝置編號加1。因此，當(dāng)β從γ到α通過一數(shù)據(jù)信息分組時，β向該裝置編號加1，從而給出來自γ裝置編號1的信息分組。同樣，當(dāng)α通過γ數(shù)據(jù)信息分組到處理單元12時，α向該裝置編號加1，從而給出來自γ一正確的裝置編號2的信息分組。因此，在該鏈路中的每個裝置向每個來自通向下一裝置的相同類型裝置的數(shù)據(jù)信息分組的裝置編號加1。
因此，除了通過自其它輸入裝置(如果有的話)所接收的數(shù)據(jù)信息分組之外，接口電路系統(tǒng)132在來自通過串行數(shù)據(jù)線延伸部分23接收的相同類型裝置的任何數(shù)據(jù)信息分組中對該裝置編號加1。該接口電路系統(tǒng)132通過具有被改變和未被改變的裝置編號的數(shù)據(jù)信息分組到處理單元12。
采用具有本發(fā)明的輸入裝置18和系統(tǒng)10是非常簡單的。該輸入裝置通過串行鏈路22向數(shù)據(jù)處理單元12發(fā)送數(shù)據(jù)信息分組。如上所述，該輸入裝置通過I/O協(xié)處理器36接口到CPU30。每個輸入裝置以菊花鏈形式連接到下一輸入裝置。該I/O協(xié)處理器36以先入先出(FIFO)方式接收并存貯該數(shù)據(jù)信息分組。
每個50毫秒的“一剎那”，I/O協(xié)處理器36中斷CPU 30。作為應(yīng)答，該CPU存取在協(xié)處理器36的I/O端口ASO處的單一字節(jié)，以確定如上所述的自該CPU最后存取以來50毫秒剎那的數(shù)以及所傳送的裝置信息數(shù)。該裝置信息的十種類型如下表所示。
表輸入裝置信息結(jié)構(gòu)從該表可看出，這些信息結(jié)構(gòu)的長度不同并且具有與它們對應(yīng)的輸入裝置密切相關(guān)的結(jié)構(gòu)。對于如象I/O協(xié)處理器將數(shù)據(jù)傳送到CPU而從各自的I/O裝置傳送到I/O協(xié)處理器的數(shù)據(jù)，在該表中該裝置信息是相同的。除了上述結(jié)構(gòu)之外，每個從I/O裝置傳送到I/O協(xié)處理器的信息具有一校驗和，以確保從輸入裝置18傳送到處理單元12的數(shù)據(jù)的正確。該校驗和是一標(biāo)準(zhǔn)模數(shù)256的校驗和，其中該校驗和值是需要構(gòu)成所有字節(jié)0的和的值(在求和期間忽略任何進(jìn)位)。在將該數(shù)據(jù)傳送到CPU前，該I/O協(xié)處理器除掉該校驗和。因此，由CPU讀出的字節(jié)流實際上和由I/O協(xié)處理器所接收的字節(jié)流是相同的，除下述情況之外(1)由該CPU讀出的第一字節(jié)是包括50毫秒的數(shù)和I/O裝置信息數(shù)的特殊字節(jié)及(2)該校驗和被遺漏。
PS/2鼠標(biāo)器和鍵盤裝置作為裝置類型0而被支持。該鍵盤具有一為0的鏈路編號而鼠標(biāo)器具有一為1的鏈路編號。這些裝置由通過串行數(shù)據(jù)鏈路22使用存在的PS/2協(xié)議的I/O協(xié)處理器而被支持。
裝置類型1準(zhǔn)備用作具有多個按鈕的裝置。多達(dá)255字節(jié)(每字節(jié)8個按鈕)或2040個按鈕可利用這種信息類型輸入到該系統(tǒng)。打開按鈕作為邏輯0傳送而閉合按鈕作為邏輯1傳送。這是一可變長信息。
諸如操縱桿20a、20b之類的數(shù)字操縱桿是作為裝置類型2被支持的。有兩個與每個觸摸墊19相關(guān)的操縱桿。每個操縱桿具有一唯一的鏈路編號。每個左邊的操縱桿是奇數(shù)(1、3、5、7、9等)而每個右邊的操縱桿是偶數(shù)(0、2、4、6等)。每個操縱桿被獨立地報告。該信息是一固定長度信息。重復(fù)呼叫數(shù)字操縱桿傳感器包括若干開關(guān)150a—150b。該信息是一表示高達(dá)8個開關(guān)的字節(jié)，它包括有運動傳感器開關(guān)150a—150b和數(shù)據(jù)輸入開關(guān)，諸如開關(guān)130a。對于這種類型來說該信息字節(jié)的個別比特表示為高開關(guān)(MSB)、低開關(guān)、左開關(guān)、右開關(guān)、開關(guān)#1、開關(guān)#2、開關(guān)#3和開關(guān)#4(LSB)。包括有觸摸墊19的操縱桿20a、20b僅具有一個對應(yīng)于上述開關(guān)#1的按鈕130。其余三個按鈕總是作為0被報告。
諸如鼠標(biāo)器和跟蹤球之類的坐標(biāo)裝置是作為裝置類型3而被報告的。接著ID的第一字節(jié)是報告對于該裝置的任何按鈕信息?？梢詧蟾娑噙_(dá)8個按鈕。下一字節(jié)是ΔX值，再接著是ΔY值。ΔX和ΔY值是基于該裝置的最后所報告的位置。如果必須的話，該應(yīng)用程序必須將這些值轉(zhuǎn)換為絕對坐標(biāo)。最大移動為255。如果實際的移動超過255，那么兩個或多個信息將被傳送。這是一個固定長度信息。
觸摸墊19作為裝置類型4而被支持。這種裝置類型的其它裝置包括模擬操縱桿。接著ID的第一個字節(jié)是用來報告按鈕信息的。下一個字節(jié)是用來報告絕對X位置的。按順序下一個是絕對Y位置。該絕對X和Y值每一個為一個字節(jié)并且被限制在0—255的范圍。這是一固定長度的信息。
觸摸墊覆蓋層102作為裝置類型5而被報告。觸摸墊覆蓋層使用在該觸摸墊中的6位傳感器而被檢測。當(dāng)該觸摸層檢測到一覆蓋層的變化時，產(chǎn)生一信息。所有的覆蓋層代碼是依賴于應(yīng)用的，并且該應(yīng)用程序必須識別每個覆蓋層代碼。這個信息是固定長度信息。
該動作信息被用來規(guī)定一個依賴于預(yù)規(guī)定裝置功能的公共置位，它可以以不同方式由多個裝置類型所產(chǎn)生但以相同的方式由該系統(tǒng)和應(yīng)用程序使用和解釋。動作信息是作為利用一可變長度信息的裝置類型6而被報告的。在這個特定的實施例中，規(guī)定了三個依賴于裝置的功能并分別與這個字節(jié)的較低的三位有關(guān)START(開始活動或處理)、PAUSE(暫停活動或處理)和SELECT(選擇多個事件或動作中的一個)。這些位被置位以報告這些功能。所有其它位被保留以便進(jìn)一步使用并且作為0被報告給CPU。
該系統(tǒng)通過信息類型被用來處理對上述所規(guī)定的裝置類型不適用的任何裝置類型。利用了信息類型14。這是一可變長度信息。該數(shù)據(jù)的定義依賴于裝置并且還必須是特殊的應(yīng)用。
來自每個裝置的第一個信息是裝置類型15。這是用來告訴該系統(tǒng)一裝置將發(fā)送輸入信息。這個信息還規(guī)定該未來的裝置將被用來報告輸入。這是一個可變長度信息。
在加上系統(tǒng)電源和50毫秒間隔時，I/O協(xié)處理器掃描該盒式存儲器和擴(kuò)展檢測線以確定其配置和向該系統(tǒng)發(fā)生警報并向CPU發(fā)出一配置字節(jié)。這是當(dāng)加上電源時該CPU從I/O協(xié)處理器接收的第一個字節(jié)。當(dāng)檢測到一個變化時，該I/O協(xié)處理器將僅產(chǎn)生一個模塊配置中斷；一個盒式存儲器狀態(tài)的變化會導(dǎo)致一系統(tǒng)復(fù)位，從而導(dǎo)致該I/O協(xié)處理器向該CPU發(fā)送另一個配置字節(jié)。在該發(fā)送字節(jié)中所置的適當(dāng)?shù)奈槐砻髁讼嚓P(guān)項目的存在0位相應(yīng)于盒式存儲器1、1位相應(yīng)于盒式存儲器2和2位相應(yīng)于任選CD驅(qū)動器。其余位置0。
另外，由于向I/O協(xié)處理器36寫入信息，通過串行鏈路22該CPU向I/O裝置傳送數(shù)據(jù)。隨著由字節(jié)03H作為開端的每個字節(jié)，數(shù)據(jù)字節(jié)被寫到I/O端口ASO。該I/O協(xié)處理器將這些字節(jié)寫到I/O裝置。這個能力被用來將數(shù)據(jù)傳送到例如一打印機(jī)(未示出)。
接口到具有本發(fā)明的觸摸墊和鍵盤的輸入裝置也是簡單的。在CPU30中一中斷處理器通過I/O協(xié)處理器36執(zhí)行從該系統(tǒng)BIOS接收來自輸入裝置的數(shù)據(jù)。該中斷處理器只不過安置從I/O協(xié)處理器36進(jìn)入存儲器33的傳送。在CPU 30中的應(yīng)用程序通過一軟件中斷周期地執(zhí)行對操作系統(tǒng)BIOS的查詢，以確定是否接收了任何輸入。如果是，則響應(yīng)于該軟件中斷，通過操作系統(tǒng)它們被傳送到該應(yīng)用程序。
雖然通過本發(fā)明的實施例的描述對本發(fā)明作了具體說明，盡管對實施例作了相當(dāng)詳細(xì)的介紹，但申請人的意圖并不是要將所附的權(quán)利要求范圍限制或以任何方式限定到如此詳細(xì)的地步。對本技術(shù)領(lǐng)域的普通技術(shù)人員來說，另外的優(yōu)點和改進(jìn)是很容易的。例如，該坐標(biāo)確定電路系統(tǒng)126、鍵盤電路系統(tǒng)128、100毫秒定時器130和接口電路系統(tǒng)132均可在一單個微控制器中付諸實現(xiàn)。因此，從更廣泛的角度來說，本發(fā)明并不局限于特殊的細(xì)節(jié)部分、典型的裝置和方法以及例證性的例子的圖示和描述。因此，在不違背申請人總的發(fā)明構(gòu)思的精神和范圍的前提下，對這樣的細(xì)節(jié)部分可進(jìn)行改動。
權(quán)利要求
1.一種同具有被安裝在一主機(jī)殼中的中央處理單元(CPU)的計算機(jī)系統(tǒng)一起使用的輸入裝置，包括有(a)一包括有多個鍵位的鍵盤，每個鍵位被構(gòu)成為相應(yīng)于所述鍵位被敲擊而產(chǎn)生擊鍵信號；(b)一具有墊表面的觸摸墊，該觸摸墊被構(gòu)成為相應(yīng)于所述墊表面被觸摸而產(chǎn)生觸摸位置信號；(c)一具有第一和第二半殼的鉸鏈雙殼殼體，其中所述鍵盤被安置在鉸鏈雙殼殼體的第一半殼之內(nèi)而所述觸摸墊被安置在鉸鏈雙殼殼體的第二半殼之內(nèi)，并且其中所述鉸鏈的操作與所述鍵盤和觸摸墊有關(guān)并構(gòu)成為允許所述鍵盤沿一軸相對于所述觸摸墊而移動；和(d)在電路中與所述鍵盤和觸摸墊通信的接口電路系統(tǒng)并且構(gòu)成為相應(yīng)于所述鍵盤的鍵位的敲擊而傳送到CPU數(shù)據(jù)信息分組并進(jìn)一步構(gòu)成為相應(yīng)于用手指、記錄針或其它物品觸摸所述墊表面的觸摸位置而傳送到CPU數(shù)據(jù)信息分組。
2.如權(quán)利要求1所述的輸入裝置，其特征在于進(jìn)一步包括有一用來安置所述接口電路系統(tǒng)在電路中與CPU通信和用來將所述主殼體與所述雙殼殼體相連接的預(yù)置長度的信號導(dǎo)體。
3.一種同具有一中央處理單元(CPU)的計算機(jī)系統(tǒng)一起使用并安置在一主殼體中的輸入裝置，包括有(a)—第一箱體；(b)—第二箱體；(c)為了使所述一個箱體相對于另一個箱體作樞軸移動而連接所述第一和第二箱體的一個鉸鏈；(d)—具有一墊表面的觸摸墊，被安置在所述第一箱體內(nèi)，并且構(gòu)成為響應(yīng)于所述墊表面的觸摸而產(chǎn)生觸摸位置信號；(e)—被安置在所述第二箱體內(nèi)并具有若干鍵位的鍵盤，其中的每個鍵位被構(gòu)成為響應(yīng)于所述鍵位被敲擊而產(chǎn)生鍵位敲擊信號；和(f)在電路中與所述鍵盤和觸摸墊通信的接口電路系統(tǒng)，其構(gòu)成為相應(yīng)于所述鍵盤的所述鍵位的敲擊而傳送到CPU數(shù)據(jù)信息分組，并進(jìn)一步構(gòu)成為相應(yīng)于用手指、記錄針或類似物品觸摸所述墊表面的觸摸位置而傳送到CPU數(shù)據(jù)信息分組。
4.如權(quán)利要求3所述的輸入裝置，其特征在于(a)所述第一箱體具有一般的矩形平行六面體的構(gòu)形；(b)所述第二箱體具有一般的矩形平行六面體構(gòu)形；和(c)所述鉸鏈連接所述第一和第二箱體以容許一個箱體相對于另一個箱體按沿平行于第一和第二箱體的長度方向相對一軸作樞軸移動。
5.如權(quán)利要求3所述的輸入裝置，其特征在于進(jìn)一步包括一用來安置所述接口電路系統(tǒng)在電路中與CPU通信并用來將所述主殼體連接到所述雙殼殼體的預(yù)置長度信號導(dǎo)體。
6.一系統(tǒng)包括(a)一主殼體；(b)安裝在所述主殼體內(nèi)的一中央處理單元(CPU)；(c)在電路中與CPU通信并安裝在所述主殼體內(nèi)的一存儲器電路；(d)在電路中與CPU通信的一圖形控制器，其構(gòu)成為相應(yīng)于一光學(xué)圖像而產(chǎn)生至少一個電信號，并且該圖形控制器被安裝在所述主殼體內(nèi)；(e)被安裝在所述主殼體內(nèi)在電路中與所述圖形控制器通信的一無線電頻率調(diào)制器，并構(gòu)成為相應(yīng)于在無線電頻率載波中適于在一電視機(jī)中接受并顯示的一光學(xué)圖像而調(diào)制至少一個電信號；和(f)一包括有若干鍵位的鍵盤，每一個健位的構(gòu)成為響應(yīng)于所述鍵位的敲擊而產(chǎn)生鍵位敲擊信號；(g)一實質(zhì)上與所述鍵盤具有相同尺寸其操作與所述鍵盤相關(guān)的并具有一墊表面的觸摸墊，并且其構(gòu)成為響應(yīng)于所述墊表面的觸摸而產(chǎn)生觸摸位置信號；(h)一具有第一和第二殼體的鉸鏈雙殼殼體，在其中所述鍵盤被安置在所述鉸鏈雙殼殼體的第一半殼體之內(nèi)而所述觸摸墊被安置在所述鉸鏈雙殼殼體的第二半殼體之內(nèi)，并且其中所述鉸鏈操作與所述鍵盤和觸摸墊相關(guān)以容許所述鍵盤相對于所述觸摸墊沿一軸而移動；(i)在電路中與所述鍵盤和觸摸墊相通信的接口電路系統(tǒng)，其構(gòu)成為相應(yīng)于所述鍵盤的鍵位的敲擊而傳送到在主殼體內(nèi)的CPU數(shù)據(jù)信息分組，并進(jìn)一步構(gòu)成為相應(yīng)于用手指、記錄針或其它類似物品觸摸所述墊表面的觸摸位置而傳送到在主殼內(nèi)的CPU數(shù)據(jù)信息分組；和(j)用來安置所述接口電路系統(tǒng)在電路中與CPU通信并用來將所述主殼體與雙殼殼體相連接的一預(yù)置長度的信號導(dǎo)體。
7.如權(quán)利要求6所述的系統(tǒng)，其特征在于進(jìn)一步包括有用來安置所述無線電頻率調(diào)制器在電路中與該標(biāo)準(zhǔn)電視機(jī)通信和用來將所述主殼體與該標(biāo)準(zhǔn)電視機(jī)相連接的一第二預(yù)置長度的第二信號導(dǎo)體。
8.如權(quán)利要求6所述的系統(tǒng)，其特征在于(a)所述鉸鏈雙殼殼體的第一半殼體具有一般的矩形平行六面體的構(gòu)形；(b)所述鉸鏈雙殼殼體的第二半殼體具有一般的矩形平行六面體的構(gòu)形；和(c)所述連接第一和第二殼體的鉸鏈被構(gòu)成為容許一半殼體相對于另一半殼體按沿平行于所述第一和第二殼體的長度方向相對于一軸作樞軸移動。
9.如權(quán)利要求1—8所述的裝置，其特征在于所述鍵盤包括具有一與其相關(guān)的一鍵盤標(biāo)準(zhǔn)框的第二觸摸墊。
10.如權(quán)利要求1—8所述的裝置，其特征在于所述觸摸墊的墊表面實質(zhì)上與所述鍵盤的尺寸相同。
11.一種向被安置在一主殼體中的具有一中央處理單元(CPU)的計算機(jī)系統(tǒng)產(chǎn)生輸入的方法，包括有如下步驟(a)提供一具有若干鍵位的鍵盤，每一鍵盤被構(gòu)成為響應(yīng)所述鍵位被敲擊而產(chǎn)生鍵位敲擊信號；(b)提供一具有一墊表面的觸摸墊，并且其構(gòu)成為響應(yīng)所述墊表面被觸摸而產(chǎn)生觸摸位置信號；(c)提供一包括第一和第二半殼的鉸鏈雙殼殼體，其中該鍵盤被安置在該鉸鏈雙殼殼體的第一半殼之內(nèi)而該觸摸墊被安置在該鉸鏈雙殼殼體的第二半殼之內(nèi)，并且在其中該鉸鏈的操作與鍵盤和觸摸墊有關(guān)并被構(gòu)成為容許該鍵盤相對該觸摸墊相對一軸而移動；(d)相應(yīng)于鍵位敲擊信號通過一預(yù)置長度的信號導(dǎo)體從所述鍵盤向所述CPU傳送數(shù)據(jù)信息分組；(e)相應(yīng)于觸摸位置信號通過所述信號導(dǎo)體從所述觸摸墊向CPU傳送數(shù)據(jù)信息分組；和(f)利用所述信號導(dǎo)體將該主殼體連接到該鉸鏈雙殼殼體。
12.如權(quán)利要求11所述的方法，其特征在于進(jìn)一步包括有由于鍵盤鍵位的鍵位敲擊而產(chǎn)生鍵位敲擊信號的步驟。
13.如權(quán)利要求11所述的方法，其特征在于進(jìn)一步包括有由該觸摸墊的墊表面的觸摸而產(chǎn)生觸摸位置信號的步驟。
全文摘要
一種用于被安置在一主殼體內(nèi)具有一中央處理單元的計算機(jī)系統(tǒng)的輸入裝置包括有被安裝在一鉸鏈雙殼殼體內(nèi)的一鍵盤和觸摸墊。該輸入裝置由一導(dǎo)電系鏈被限制到該主殼體。
文檔編號G06F3/041GK1119297SQ9510204
公開日1996年3月27日 申請日期1995年2月17日 優(yōu)先權(quán)日1994年3月18日
發(fā)明者R·L·伯特蘭姆, G·J·卡帕西, J·L·康斯 申請人:國際商業(yè)機(jī)器公司