專利名稱：多協(xié)議數(shù)據總線系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及利用例如串行數(shù)據總線之類的數(shù)據總線進行控制的信號處理系統(tǒng)。
信號處理系統(tǒng)，例如在消費電子設備中的信號處理系統(tǒng)通常包括實現(xiàn)各種功能的數(shù)字集成電路(IC)。例如，在電視接收機中，IC提供包括調諧、視頻處理以及音頻處理的信號處理功能。另外，微計算機(μC)IC通過將例如控制參數(shù)這樣的數(shù)據寫入其它IC和從其它IC讀出例如狀態(tài)數(shù)據這樣的數(shù)據來控制其它IC的操作。
利用例如串行數(shù)據總線這樣的數(shù)據總線在這些IC和控制μC之間傳送信息。使用的兩種總線協(xié)議的例子分別是由Philips和ITT支持的Inter IC(IIC或I2C)總線協(xié)議和Intermetall(IM)總線協(xié)議。每一總線協(xié)議需要一些呈現(xiàn)特定的時序關系的總線信號。對于每一協(xié)議，這些信號和時序都不相同。例如，IIC總線需要分別被稱為“SCL”和“SDA”的時鐘和數(shù)據信號，而IM總線需要分別被稱為“CLOCK”、“DATA”和“IDENT”的時鐘、數(shù)據和啟動(enable)信號。
信號處理系統(tǒng)所用的IC可能需要不止一種的總線協(xié)議。例如，由印第安那州印第安那波利斯市的湯姆森消費電子有限公司(Thomson Consumer Electronics，Inc.)制造的電視系統(tǒng)，例如CTC-169彩色電視底盤包括一些利用IIC總線接口進行控制的IC，但另一些IC需要IM總線接口。因此，控制μC必須為每一協(xié)議提供控制信號。一種方法是為每一協(xié)議提供位于μC上的串行總線引線。這一方法需要5個串行總線引線來提供IIC和IM協(xié)議所需的5個信號。但是，如控制μC這樣的IC能夠用于外加的串行總線信號的引線數(shù)目通常是有限的。另外，增加串行I/O能力需要增加接口電路，將該接口電路包括到IC的設計中去可能是困難或者是不可能的。
另一種方法是將相同的總線系統(tǒng)和控制μC引線用于全部協(xié)議。例如，如果在控制IM類型的IC時用控制μC的三條引線來提供IM格式信號，則在IIC通信期間用該相同的三條引線的兩條來提供IIC格式信號。在1994年12月27日授權給WillianJ.Testin的美國專利第5376928號中描述了這樣的系統(tǒng)，該專利與本申請一起被共同轉讓。如在美國專利5376928中所描述的，使用一組信號通路來為多個協(xié)議提供信號可能造成總線沖突和與該總線連接的IC的錯誤控制。簡單地說，一種協(xié)議專用的集成電路(IC)可能錯誤地理解被不同的協(xié)議格式化的信號。例如，IIC總線標準規(guī)定當時鐘信號呈現(xiàn)無效狀態(tài)(恒為邏輯1)時，數(shù)據信號中出現(xiàn)的下降轉換(邏輯1到邏輯0)表示“消息開始”狀態(tài)。在“消息開始”狀態(tài)之后，IIC設備可以響應總線上的后續(xù)數(shù)據。提供IM總線格式傳送的信號波形可能無意中產生IIC協(xié)議的“消息開始”狀態(tài)。這樣一來，IIC設備可能響應IM格式信息，造成兩設備同時在總線上進行通信。可能導致正在進行的任何傳輸?shù)膼夯筒徽_的系統(tǒng)操作。
美國專利5376928揭示的系統(tǒng)通過在需要改變協(xié)議時交換提供數(shù)據和時鐘信號的總線導線的功能來解決總線沖突的問題。具體來說，Testin揭示了一條在IIC操作期間提供IIC時鐘信號(信號SCL)和在IM操作期間提供IM數(shù)據信號(信號DATA)的總線導線。另一總線導線在IIC操作期間提供IIC數(shù)據信號(信號SDA)和在IM操作期間提供IM時鐘信號(信號CLOCK)。第三總線導線提供IM總線操作的ENABLE信號。
美國專利5376928揭示的方法需要開關和開關控制信號來改變兩條總線導線的功能。一個開關在IIC操作期間連接信號SCL到第一總線導線而在IM操作期間連接信號DATA到第一總線導線。另一開關在IIC操作期間連接信號SDA到第二總線導線而在IM操作期間連接信號CLOCK到第二總線導線。必須產生控制信號來控制每一開關。實現(xiàn)開關性能可能需要牽涉到不希望有的追加費用和/或復雜性的外加電路。例如，給“現(xiàn)用”控制μCIC增加電路可能是非常昂貴的。
本發(fā)明部分在于認識了所描述的問題，部分在于提供解決了這些問題的多協(xié)議數(shù)據總線系統(tǒng)。根據本發(fā)明的一個方面，系統(tǒng)包括數(shù)據總線和控制器，所述數(shù)據總線包括第一、第二和第三信號通路，所述控制器在系統(tǒng)相應的第一和第二操作模式期間，按照第一和第二數(shù)據總線協(xié)議產生時鐘和數(shù)據信號，在第一操作模式期間，分別在第一和第三信號通路上提供時鐘和數(shù)據信號，在第二操作模式期間，分別在第二和第三信號通路上提供時鐘和數(shù)據信號。
通過參看所附的附圖可以更好地理解本發(fā)明，其中

圖1以方框圖形式表示包括本發(fā)明一實施例的系統(tǒng)；
圖2表示說明兩種串行數(shù)據總線協(xié)議的波形；圖3和圖4表示說明圖1所示系統(tǒng)的操作模式的波形；圖5以方框圖形式表示圖1所示系統(tǒng)的另一實施例。
圖1表示典型的信號處理系統(tǒng)，例如上述的CTC-169彩色電視底盤，該系統(tǒng)包括利用標為IDENT、CLOCK、DATA和SCL的信號通路與設備150和160連接的控制微計算機(μC或控制器)100?？刂破?00可以是例如Motorola MC68HC05之類的集成電路(IC)微控制器。設備150表示根據控制器100產生的IIC格式信號來控制的一臺或多臺設備。設備150的例子是諸如Microchip 24C02 EEPROM、Motorola MC 44802調諧處理器和Philips 8444數(shù)-模轉換器(DAC)之類的IC。設備160表示根據控制器100產生的IM格式信號來控制的一臺或多臺設備。設備160的例子是諸如Thomson 1A6809 Proscan處理器、Thomson1A68106立體聲處理器和Thomson 1A68105畫中畫(PIP)處理器之類的IC。
根據本發(fā)明的原理，圖1所示的信號通路IDENT、CLOCK、DATA和SCL提供了允許控制器100控制響應按照IIC或IM串行數(shù)據總線協(xié)議格式化的信號的設備的多協(xié)議串行數(shù)據總線。對于IIC總線通信，控制器100根據IIC總線協(xié)議分別在信號路徑SCL和DATA上產生時鐘信號和數(shù)據信號。對于IM總線通信，控制器100根據IM總線協(xié)議分別在信號通路CLOCK和DATA上產生時鐘信號和數(shù)據信號，以及在信號通路上產生同一名稱的啟動信號IDENT。
參看圖2可以更好地理解本發(fā)明，該圖表示說明為每一協(xié)議所需的信號的一些時序關系的信號波形。IIC和IM總線通信的專門時序要求是本領域技術人員所熟知的，在此不詳細說明。圖2的頂部部分表示IIC協(xié)議通信的時序關系。特別是，當在信號SDA(數(shù)據信號)中出現(xiàn)轉換而信號SCL(時鐘信號)在邏輯1空閑(沒有通信在進行中)時就出現(xiàn)消息的“開始”和“結束”狀態(tài)。在消息的開始和結束狀態(tài)之間，信號SCL的每一時鐘脈沖表示信號SDA中數(shù)據位的出現(xiàn)。接收設備利用時鐘脈沖來將數(shù)據位存儲在寄存器中。8位即一字節(jié)地址信息開始每一傳輸以便指出通信要被傳至的設備。地址后是一個或一個以上字節(jié)數(shù)據。每字節(jié)地址或數(shù)據后是在接收設備和控制器之間提供“握手”以保證前面的字節(jié)被接收的應答位(“ACK”)。
圖2的低部部分表示IM協(xié)議通信的時序關系。在信號IDENT從邏輯1變化為邏輯0之后信號CLOCK的第一個下降轉換處出現(xiàn)IM消息開始狀態(tài)。在開始狀態(tài)出現(xiàn)之后，信號IDENT保持在邏輯0，直到一字節(jié)地址信息已被傳輸為止。然后信號IDENT返回邏輯0并保持在邏輯0，傳送一個或多個字節(jié)數(shù)據。在信號CLOCK(在邏輯1)空閑期間信號IDENT的一個脈沖表示消息的結束狀態(tài)。如在IIC通信的情形那樣，在消息的開始和結束狀態(tài)之間，信號CLOCK的每一脈沖表示有效的地址或數(shù)據位出現(xiàn)在數(shù)據信號通路中。
圖3和圖4中的波形表示圖1的控制器100產生的信號，這些信號利用圖1所示的4條信號通路提供IIC和IM總線通信。圖3表示圖1系統(tǒng)的第一操作模式，在該模式期間，控制器100通過分別在圖1的信號通路SCL和DATA上產生IIC格式的時鐘和數(shù)據信號來與IIC類型的設備進行通信。信號通路SCL和DATA分別與IIC類型設備的SCL和SDA信號引線連接。如圖3所示，控制器100在IIC通信期間產生的信號SCL和DATA之間的時序關系提供了圖2所示IIC協(xié)議所需的開始、地址、數(shù)據和結束狀態(tài)。
圖4表示圖1系統(tǒng)的第二操作模式，在該模式期間，控制器100通過分別在圖1的信號通路IDENT、CLOCK和DATA上提供IM格式的啟動、時鐘和數(shù)據信號來與IM類型的設備進行通信。這些信號與IM類型設備的相應命名的引線連接。如能夠在圖4中看到的，控制器100在IM通信期間產生的信號IDENT、CLOCK和DATA之間的時序關系提供了圖2所示IM協(xié)議所需的開始、地址、數(shù)據和結束狀態(tài)。
對任一協(xié)議，控制器100通過執(zhí)行實現(xiàn)稱為“位沖擊(bit-banging)”的過程的軟件例程在信號DATA上產生地址和數(shù)據。位沖擊涉及到利用軟件來處理μC 100內部寄存器，例如累加器寄存器某一位的內容。例如，該軟件可以包括對存儲在寄存器中的數(shù)據進行邏輯操作的指令。位沖擊軟件例程的每次執(zhí)行以產生所需串行位組合的一個位的方式修改存儲在寄存器中的值。信號通路DATA通過控制器100的雙向輸入—輸出(I/O)引線與某一寄存器位連接。該I/O引線是“存儲器映象”的，即被指定了在存儲器空間中的地址，因此寄存器位與該I/O引線的“連接”是通過將寄存器位的內容“寫入”I/O引線來實現(xiàn)的。因為例如軟件必須在信號DATA上為在IM傳輸中的信息的每一個“字”產生8位的數(shù)據，但每一個IIC字需要8位的數(shù)據和一應答位，即9位的信息，所以對于每一協(xié)議執(zhí)行不同的軟件指令序列。
除了對于每一協(xié)議在軟件控制下由控制器100產生的信號外，圖1的系統(tǒng)還包括一偏置電路，該偏置電路包括在未被使用的信號通路上建立預定信號電平、例如兩個二進制信號電平之一的電阻R1至R4。例如，在IIC格式通信期間，信號IDENT和CLOCK未被使用并通過偏置(或上拉)電阻R2和R3被設定為邏輯1(約為電源電壓Vt)。為了方便將信號IDENT和CLOCK設定為邏輯1，控制器100內的與信號IDENT和CLOCK連接的輸出電路可以例如利用三態(tài)設計來實現(xiàn)，該三態(tài)設計在IIC通信期間在信號通路IDENT和CLOCK上提供了高阻狀態(tài)。
類似地，在IM格式通信期間，信號SCL未被使用并被電阻R4保持在邏輯0(即約地電位)的電平上。如在控制器100的用于信號IDENT和CLOCK的輸出電路的情形中那樣，信號SCL的輸出電路可以是在IM通信期間在信號通路SCL上提供了高阻狀態(tài)的三態(tài)設計。
偏置電路還在空閑狀態(tài)、即當沒有總線通信在進行中時在全部4條信號通路上建立預定信號電平。在IIC通信之前和之后的空閑狀態(tài)如圖3所示。在空閑狀態(tài)，電阻R1-R3設定信號IDENT、CLOCK和DATA為邏輯1而電阻R4設定信號SCL為邏輯0。因為IIC協(xié)議需要信號SCL處于邏輯1以便出現(xiàn)IIC的開始和結束狀態(tài)(見圖2)，所以如圖3所示，控制器100在IIC通信之前和之后設定信號SCL為邏輯1。
通過提供只使用一條數(shù)據線(信號DATA)的多總線協(xié)議系統(tǒng)，圖1所示系統(tǒng)將組合IIC和IM總線協(xié)議系統(tǒng)的總線導線數(shù)目從5條減少到4條。因此，該系統(tǒng)減少了串行I/O所需的控制器100引線的數(shù)目，還減少了必須在整個系統(tǒng)中布線的總線導線的數(shù)目。另外，因為信號DATA的功能不改變，所以將不同的信號源與信號線DATA連接所需的開關和控制電路不是必需的。還有，在所有情形中都在軟件控制下產生信號DATA從而將實現(xiàn)串行數(shù)據總線接口所需的硬件數(shù)量減至最少。
在將兩種協(xié)議的數(shù)據信號合并為一條信號通路減少了總線導線的數(shù)目的同時，每一時鐘信號的單獨信號通路可以在未使用的時鐘導線上建立將防止錯誤的開始狀態(tài)和錯誤的結束狀態(tài)的信號電平。錯誤的開始狀態(tài)和錯誤的結束狀態(tài)會造成錯誤的數(shù)據和不正確的系統(tǒng)操作。例如，當EEPROM接收跟隨有結束狀態(tài)的某一數(shù)據序列時，該EEPROM可被用來執(zhí)行寫操作，即修改EEPROM數(shù)據。因此，錯誤的結束狀態(tài)會無意地修改EEPROM數(shù)據并對系統(tǒng)操作產生不利影響。圖1所示系統(tǒng)通過在空閑時將信號SCL設定為邏輯0而防止了IIC設備錯誤的開始狀態(tài)和錯誤的結束狀態(tài)。如可以在圖2和圖3中看到的，為了出現(xiàn)開始或結束狀態(tài)，信號SCL必須處于邏輯1。類似地，如參看圖2和圖4一目了然的那樣，在未被利用時將信號CLOCK設定為邏輯1防止了IM設備錯誤的開始狀態(tài)和錯誤的結束狀態(tài)。因此，單獨的時鐘導線改善了系統(tǒng)的可靠性。
雖然圖1所示系統(tǒng)避免了轉換總線導線功能和產生數(shù)據的附加硬件，但本發(fā)明適用于包括這種特點的系統(tǒng)。例如，圖5表示包括與圖1中的相同的串行數(shù)據總線信號通路的系統(tǒng)。但是，圖5的控制器500包括串行通信接口(SCI)510、微處理器520和三態(tài)多路轉換器(MUX)530。SCI 510內的硬件產生IM協(xié)議通信的信號。例如，SCI 510內的門電路產生信號IDENT和CLOCK，而信號IM DATA根據經移位寄存器512移位的數(shù)據在移位寄存器512的輸出端直接產生。
IIC通信的信號在軟件控制下由微處理器520利用上述位沖擊過程來產生。因為IIC協(xié)議的每一個字需要9位信息(8個數(shù)據位和1個應答位)，所以使用位沖擊處理而不是例如移位寄存器512這樣的硬件。如果移位寄存器520是8位的移位寄存器，則產生9位數(shù)據需要該移位寄存器額外的裝入，這是不希望有的。如果有合適的移位寄用器可用的話，則IIC通信的信號可以用硬件來產生。
還是在圖5中，MUX 530起開關的作用，在IM通信期間，將SCI 510的信號IM DATA接至信號通路DATA，還將信號SDA(IIC數(shù)據)接至信號通路DATA進行IIC通信。MUX 530的開關功能利用微處理器520產生的信號CTRL來控制。MUX 530的三態(tài)輸出特點在與信號DATA連接的雙向引線作為輸入而操作時在MUX 530的輸出端提供了高阻狀態(tài)。因此，雖然利用附加硬件的特點來產生總線信號，但圖5的系統(tǒng)保持了圖1的總線信號結構。
所述實施例的各種變動對本領域技術人員而言是顯而易見的。例如，盡管已在電視信號處理系統(tǒng)的范圍內描述了本發(fā)明，但本發(fā)明也適用于涉及到多總線協(xié)議的任何總線控制的系統(tǒng)。此外，本發(fā)明還適用于除以上描述的典型的IIC和IM協(xié)議外的總線協(xié)議。這些和其它變動將被包括在權利要求的范圍之內。
權利要求
1.一系統(tǒng)，包括數(shù)據總線，所述數(shù)據總線包括第一(SCL)、第二(CLOCK)和第三(DATA)信號通路，該系統(tǒng)特征在于還包括控制裝置(100)，在所述系統(tǒng)的第一操作模式期間根據第一數(shù)據總線協(xié)議(IIC)產生第一時鐘信號和第一數(shù)據信號，在第二操作模式期間根據第二數(shù)據總線協(xié)議(IM)產生第二時鐘信號和第二數(shù)據信號；所述控制裝置在所述第一操作模式期間分別在所述第一(SCL)和第三(DATA)信號通路上提供所述第一時鐘信號和所述第一數(shù)據信號，在所述第二操作模式期間分別在所述第二和第三(DATA)信號通路上提供所述第二時鐘信號和所述第二數(shù)據信號。
2.權利要求1所述的系統(tǒng)，其特征在于還包括在所述第二操作模式期間在所述第一(SCL)信號通路上保持預定信號電平的偏置裝置(R4)。
3.權利要求2所述的系統(tǒng)，其特征在于所述第一和第二時鐘信號以及所述第一和第二數(shù)據信號是至少呈現(xiàn)兩種二進制狀態(tài)中的一種狀態(tài)的二進制信號；在所述第三(DATA)信號通路上的所述第一數(shù)據信號在所述兩種二進制狀態(tài)之間的轉換期間，所述第一(SCL)信號通路上的所述第一時鐘信號呈現(xiàn)所述兩種二進制狀態(tài)中的第一種狀態(tài)，以便表示在所述第一操作模式期間經由所述數(shù)據總線的通信狀態(tài)；所述偏置裝置(R4)在所述第二操作模式期間在所述第一信號通路上建立的所述預定信號電平是所述兩種二進制狀態(tài)中的第二種狀態(tài)的表示。
4.權利要求3所述的系統(tǒng)，其特征在于所述控制裝置(100)包括具有與所述第三(DATA)信號通路連接的輸出端的微處理器(520)，在所述第一和第二操作模式期間，所述微處理器(520)在軟件控制下在其所述輸出端產生所述第一和第二數(shù)據信號。
5.權利要求4所述的系統(tǒng)，其特征在于所述數(shù)據總線是串行數(shù)據總線；所述第一數(shù)據總線協(xié)議包括IIC串行數(shù)據總線協(xié)議；所述第二數(shù)據總線協(xié)議包括IM串行數(shù)據總線協(xié)議。
6.權利要求5所述的系統(tǒng)，其特征在于所述數(shù)據總線還包括第四信號通路(IDENT)；和所述控制裝置根據所述第二數(shù)據總線協(xié)議產生啟動信號以及在所述第二操作模式期間在所述第四信號通路上提供所述啟動信號。
7.權利要求1所述的系統(tǒng)，其特征在于還包括開關裝置(530)，響應控制信號(CLRT)以便在所述第一操作模式期間將所述第一數(shù)據信號接至所述第三(DATA)信號通路以及在所述第二操作模式期間將所述第二數(shù)據信號接至所述第三(DATA)信號通路；所述控制裝置(100)產生表示所述系統(tǒng)是處于所述第一還是所述第二操作模式的所述控制信號(CTRL)。
8.權利要求7所述的系統(tǒng)，其特征在于還包括在所述第二操作模式期間在所述第一信號通路上建立預定信號電平的偏置裝置(R4)。
9.權利要求7所述的系統(tǒng)，其特征在于所述控制裝置還包括微處理器(520)，在軟件控制下，在所述第一操作模式期間在其輸出端產生所述第一數(shù)據信號；和移位寄存器(512)，在所述第二操作模式期間在其輸出端產生所述第二數(shù)據信號；所述開關裝置(530)響應所述控制信號(CLRT)以便在所述第一操作模式期間將所述微處理器的所述輸出接至所述第三(DATA)信號通路以及在所述第二操作模式期間將所述移位寄存器(512)的所述輸出接至所述第三(DATA)信號通路。
10.權利要求9所述的系統(tǒng)，其特征在于所述數(shù)據總線是串行數(shù)據總線；所述第一數(shù)據總線協(xié)議包括IIC串行數(shù)據總線協(xié)議；所述第二數(shù)據總線協(xié)議包括IM串行數(shù)據總線協(xié)議。
11.權利要求10所述的系統(tǒng)，其特征在于所述數(shù)據總線還包括第四(IDENT)信號通路；所述控制裝置(100)根據所述第二數(shù)據總線協(xié)議產生啟動信號以及在所述第二操作模式期間在所述第四(IDENT)信號通路上提供所述啟動信號。
全文摘要
多協(xié)議串行數(shù)據總線系統(tǒng)由包括兩條時鐘導線和數(shù)據導線的數(shù)據總線組成。控制器在系統(tǒng)的第一操作模式期間根據第一串行數(shù)據總線協(xié)議產生第一時鐘信號和第一數(shù)據信號，在第二操作模式期間根據第二串行數(shù)據總線協(xié)議產生第二時鐘信號和第二數(shù)據信號。在第一操作模式期間，分別在第一和第三信號通路上提供第一時鐘信號和第一數(shù)據信號。在第二操作模式期間，分別在第二和第三信號通路上提供第二時鐘信號和第二數(shù)據信號。
文檔編號G06F13/38GK1118477SQ9510842
公開日1996年3月13日 申請日期1995年7月14日 優(yōu)先權日1994年7月15日
發(fā)明者G·A·埃得, M·D·蘭迪斯 申請人:湯姆森消費電子有限公司