專利名稱：計算機系統(tǒng)的兩種總線之間的橋接器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字計算機系統(tǒng)的領(lǐng)域，更具體地說涉及兩種總線之間的總線接口(橋接器)。
在計算機系統(tǒng)中，電子芯片和其它部件是通過總線相互連接的。各種部件可以與總線相連，該總線使得與總線相連的所有設備之間實現(xiàn)相互通信。已經(jīng)得到工業(yè)上廣泛認可的一種總線是工業(yè)標準結(jié)構(gòu)(ISA)總線。ISA總線具有24根存儲器地址線，因此可以支持高達16兆字節(jié)的存儲器。對ISA總線的廣泛認可已經(jīng)導致正在設計用在ISA總線上的占很大百分比的設備。然而，一般用于計算機系統(tǒng)的更高速的輸入/輸出設備要求總線的速度更快。
解決從處理器到任何高速輸入設備發(fā)送和接收數(shù)據(jù)所產(chǎn)生的一般問題的辦法是采用局部總線。ISA總線是以有限的帶寬比較慢地進行操作，與ISA總線不同，局部總線以系統(tǒng)速度通信，并攜帶32位數(shù)據(jù)塊的數(shù)據(jù)。局部總線機遠離需要快速響應的主系統(tǒng)總線接口，例如存儲器、顯示器和盤驅(qū)動器。工業(yè)上得到認可的一種這樣的局部總線是外圍部件互連(PCI)總線。為了進行高速數(shù)據(jù)傳輸，PCI總線可以是32或64位通路。除了ISA總線，基本上PCI總線是并行數(shù)據(jù)通路。例如系統(tǒng)處理器和存儲器可以直接與PCI總線相連。其它設備如圖形顯示適配器、盤控制器、聲音卡等也可以直接或間接地(例如通過主橋接器)與PCI總線相連。
為了實現(xiàn)PCI總線和ISA總線上設備之間的通信，這兩種總線之間提供了一個橋接器芯片。橋接器芯片基本上將ISA總線周期變成PCI總線周期，反之亦然。
與PCI總線和ISA總線相連的許多設備是“主設備”，它們可以獨立于總線或其它設備進行處理。與這些總線相連的某些設備被認為是“從設備”或“目標設備”，它們接收命令和對主設備的請求做出響應。許多設備在一定的環(huán)境下既能作為主設備，又能作為從設備。
需要在PCI總線和ISA總線之間提供帶有某些功能的橋接器芯片，例如分散/聚集，集成的驅(qū)動器電子電路(IDE)接口，PCI判優(yōu)等。為了實現(xiàn)這些目的中的至少一些目的，橋接器芯片包含從設備。根據(jù)PCI說明(此處作為參考)中提出的PCI總線協(xié)議，這些從設備需要對PCI總線做出響應。然而，如果以相對低廉和較慢速的技術(shù)例如0.8微米的CMOS技術(shù)實現(xiàn)橋接器芯片，則在橋接器芯片中在PCI總線需要的特定響應時間內(nèi)提供所需的功能是很成問題的。問題的引起是由于需要鎖存從PCI總線接收并輸入至橋接器芯片的那些信號，以及鎖存從橋接器芯片送至PCI總線的信號，以便以較慢速技術(shù)實現(xiàn)的從設備能使用這些信號。由鎖存引起的兩個時鐘等待時間是與PCI總線協(xié)議不相容的。
需要有這樣一種系統(tǒng)，它采用橋接器芯片，該橋接器芯片提供所需的功能，同時以相對較慢速的技術(shù)實現(xiàn)，并且能夠保持PCI總線協(xié)議。
本發(fā)明滿足了這些和其它需要，本發(fā)明提供了一個連接在第一和第二總線之間的橋接器，用于互連第一和第二總線，第二總線攜帶主—從控制信號并具有與該總線相連的主設備和特定的總線協(xié)議。該橋接器包括攜帶鎖存的主—從控制信號的內(nèi)鎖存第三總線，至少一臺從設備，以及連接在第二和第三總線之間的鎖存器。該鎖存器鎖存從第二總線接收的主—從控制信號和從第三總線接收的鎖存的主—從控制信號。該橋接器具有連接在第二和第三總線之間的邏輯設備，該邏輯設備監(jiān)視第二總線上的控制信號的狀態(tài)，并且根據(jù)總線協(xié)議，對被監(jiān)視的控制信號的某一預定狀態(tài)做出響應，驅(qū)動至少一個控制信號。
在本發(fā)明的某些最佳實施例中，第二總線是外圍控制器互連(PCI)總線，并且總線協(xié)議是PCI總線協(xié)議。
本發(fā)明具有橋接器的價格優(yōu)勢，該橋接器可以用0.8微米的CMOS技術(shù)實現(xiàn)，因為送至和來自PCI總線的控制信號被鎖存，以便橋接器上PCI從設備使用。然而同時，PCI總線協(xié)議被邏輯設備保持，該邏輯設備監(jiān)視未鎖存的控制信號，并根據(jù)PCI總線協(xié)議對控制信號的預定狀態(tài)做出響應。這使得PCI從設備在一些特定環(huán)境下不必在由PCI總線協(xié)議規(guī)定的時間段內(nèi)，對PCI總線上的控制信號做出響應。
從以下結(jié)合附圖對本發(fā)明所作的詳細描述中，本發(fā)明的上述和其它目的、特征、方面和優(yōu)點將變得更清楚。


圖1是本發(fā)明的計算機系統(tǒng)的透視圖。
圖2是根據(jù)本發(fā)明的一個實施例構(gòu)成的圖1的計算機系統(tǒng)的框圖。
圖3是根據(jù)本發(fā)明的一個實施例構(gòu)成的橋接器芯片的框圖。
圖4a-f是不同情況下的PCI總線和本發(fā)明的橋接器芯片之間示例性信號傳輸?shù)臅r序圖。
現(xiàn)在參照附圖特別是參照圖1，用標號10表示的常規(guī)的計算機或PC是具體應用本發(fā)明的環(huán)境。計算機10最好(但不是必須)是IBM個人計算機或類似系統(tǒng)，包括臺式外殼12，其中裝有包含必要電路的電路板，如微處理器和BIOS芯片、控制器、隨機存取存儲器和其它硬件。該計算機還將包括視頻顯示器14和通過電纜18與外殼12相連的鍵盤16。大容量存儲媒體包括外殼中的用戶不能訪問的硬盤驅(qū)動器，和用戶可訪問的軟盤以及可選擇的CD-ROM驅(qū)動器20和22。
圖2是根據(jù)本發(fā)明的實施例構(gòu)成的計算機系統(tǒng)的框圖。該系統(tǒng)包括PCI總線30，帶有多個ISA主設備36和ISA從設備38的ISA總線32。多個PCI存儲器從設備40(在PCI協(xié)議中稱為“目標”，但以下稱為從設備)和PCI主設備42與PCI總線30相連。
橋接器芯片34包含連接在ISA總線32和內(nèi)系統(tǒng)總線46之間的ISA接口44。PCI接口48連接在PCI總線30和系統(tǒng)總線46之間。橋接器芯片34還具有DMA控制器50和可編程I/O(PIO)寄存器52。在其它功能中，橋接器芯片34提供PCI總線30和ISA總線32之間的一個接口。為了被橋接器芯片34使用，ISA接口44將ISA總線周期變成系統(tǒng)總線周期。在其它功能中，為了橋接器芯片34，PCI總線接口48將來自PCI總線30的PCI總線周期變成系統(tǒng)總線周期。DMA控制器50提供系統(tǒng)中的存儲器存取的DMA控制。
圖3是PCI接口48的框圖，該接口允許以低速技術(shù)實現(xiàn)橋接器芯片34，并仍根據(jù)PCI協(xié)議做出響應。本領(lǐng)域的一般技術(shù)人員將理解，PCI接口48包括進行PCI周期/內(nèi)部系統(tǒng)總線周期變換的其它部件，但是這些其它的部件沒有予以說明，以便不使本發(fā)明變得含糊不清。
PCI接口48與處于橋接器芯片34上的多個從設備64、66、68相連。這些PCI從設備64-68實現(xiàn)包含在橋接器芯片34中的各種所需功能，例如分散/聚集、IDE接口、PCI判優(yōu)等。由于橋接器芯片34以低速技術(shù)實現(xiàn)的，提供了低成本的芯片，所以PCI從設備64-68也以低速技術(shù)實現(xiàn)，并且不能對PCI總線30上的未鎖存控制信號進行正常檢測和做出響應。因此橋接器芯片34上的PCI從設備64-68要求送至和來自PCI總線30的控制信號被鎖存。
由常規(guī)的鎖存器形成的PCI鎖存器60對通過PCI接口48送至和來自PCI總線30的信號進行鎖存。鎖存器60與PCI總線30相連，接收幀信號(FRAME#)、啟動器準備信號(IRDY#)；并發(fā)送目標準備信號(TRDY#)、停止信號(STOP#)和設備選擇信號(DEVSEL#)。鎖存器60也與內(nèi)鎖存PCI總線62相連，在鎖存PCI總線62上提供上述信號的鎖存形式。鎖存的信號被表示為L_RAME#、L_IRDY#、 L_TRDY#、L_DEVSEL#和L_STOP#。
雙向信號的鎖存對PCI主設備42和PCI從設備64-68之間的通信周期增加了兩個時鐘的等待時間。PCI總線30未設計具有兩個時鐘的等待時間和保持協(xié)議。
為了克服需要鎖存雙向信號帶來的等待時間的問題，本發(fā)明的PCI鎖存器48被提供有與PCI總線30相連的PCI接口邏輯設備70。如在下面將要更詳細地描述的，根據(jù)PCI總線協(xié)議，PCI接口邏輯設備70監(jiān)視外部PCI控制信號和從設備控制信號，并驅(qū)動PCI總線30上的控制信號。
邏輯設備70的結(jié)構(gòu)是針對邏輯設備70所采用的特定總線，例如本實施例中的PCI總線30。為STOP#、DEVSEL#和TRDY#信號中的每一個提供一臺狀態(tài)機器，以便保持PCI總線協(xié)議。根據(jù)PCI總線協(xié)議實現(xiàn)監(jiān)視和驅(qū)動控制信號功能的狀態(tài)機器的結(jié)構(gòu)通過本領(lǐng)域的一般技術(shù)是很容易實現(xiàn)的。
由于從設備64-68與鎖存的PCI總線62相連可以引起一些問題，這些問題包括(1)當不要求外部FRAME#而要求從設備TRDY#時，從設備停止試圖猝發(fā)；(2)非猝發(fā)傳輸；和(3)當在不要求外部FRAME#之前，而要求從設備TRDY#時從設備停止試圖猝發(fā)，等。
雖然PCI信號和總線協(xié)議對本領(lǐng)域的一般技術(shù)人員來說是已知的，但是圖4a-f的時序圖中所示信號的意義還將簡要地予以說明。
主設備(或“啟動器”)要求FRAME#信號，指示從設備該主設備正在開始事務處理。
主設備要求IRDY#信號(啟動器準備)，指出該主設備準備發(fā)送或接收數(shù)據(jù)。
從設備要求DEVSEL#(設備選擇)信號，通知主設備該從設備知道它是被選擇與該主設備進行事務處理的設備。
從設備要求TRDY#(目標準備)信號，指出該從設備(或“目標”)準備發(fā)送或接收數(shù)據(jù)。
從設備要求STOP#信號，通知主設備它不能進行事務處理。
在本發(fā)明的示例性實施例中，邏輯設備70在六種不同環(huán)境下控制DEVSEL#、STOP#和TRDY#信號(這些是由從設備發(fā)出的)。第一種情況是當主設備42試圖向非猝發(fā)的從設備(例如PCI從設備64)發(fā)送最后的IRDY#。這種情況的時序圖在圖4a中提供。(在所有的時序圖中，前綴“L_”表示橋接器芯片34內(nèi)部的鎖存信號，而無前綴表示橋接器芯片34外部的未鎖存信號。此外，小橫線表示已經(jīng)由邏輯設備70驅(qū)動的信號。)由于PCI從設備64不知道傳輸是猝發(fā)傳輸還是非猝發(fā)傳輸，所以PCI從設備64在周期的第四個時鐘要求L_STOP#。在周期的第五個時鐘，STOP#信號從芯片發(fā)送至PCI總線30。為了發(fā)送數(shù)據(jù)，主設備42驅(qū)動IRDY#信號使之起作用。主設備42還在第六個時鐘看到被要求的STOP#，因此驅(qū)動FRAME#使之不起作用，結(jié)束周期。信號TRDY#必須只在一個時鐘被要求，因為PCI從設備64不支持猝發(fā)事務處理。因此，PCI接口邏輯設備70不要求第六時鐘時的TRDY#。不要求FRAME#之后，PCI協(xié)議需要DEVSEL#、TRDY#和STOP#(從設備信號)全部都不被要求。因此PCI協(xié)議需要在不要求FRAME#之后的時鐘即第七時鐘不要求STOP#和DEVSEL#信號。如果沒有本發(fā)明的PCI接口邏輯設備70，那么直到第九時鐘，這些信號才被驅(qū)動為不起作用，因為在第七時鐘之前鎖存的L_FRAME#信號不被PCI從設備64看到，這些信號在第八時鐘做出響應，并在第九時鐘從芯片發(fā)出。于是根據(jù)PCI總線協(xié)議，PCI從設備64不意識到周期必須終止，以便用充分的時間做出響應。
PCI接口邏輯設備70監(jiān)視未鎖存(外部)的控制信號，將不起作用的FRAME#信號識別為需要終止周期的環(huán)境。因此，PCI接口邏輯設備70在第七時鐘驅(qū)動STOP#、DEVSEL#和TRDY#使之不起作用，從而保持了PCI總線協(xié)議。
從以上描述和其余的時序圖中對驅(qū)動其它五個環(huán)境中的控制信號的PCI接口邏輯設備70的操作應當很明了。當主設備42試圖向非猝發(fā)的從設備64發(fā)送最后的IRDY#并且周期必須用目標異常結(jié)束終止時，出現(xiàn)圖4b的情況。目標異常結(jié)束由從設備不要求L_DEVSEL#和要求L_STOP#確定。在第五時鐘接收STOP#信號之后，由主設備驅(qū)動FRAME#信號使之不起作用。必須在下一個時鐘內(nèi)(DEVSEL#和TRDY#已經(jīng)不起作用)由PCI接口邏輯設備70驅(qū)動STOP#信號使之不起作用，以便保持總線協(xié)議。
當主設備42用即刻IRDY#猝發(fā)，并且PCI從設備64通過驅(qū)動L_DEVSEL#使之不起作用和驅(qū)動L_STOP#使之起作用時出現(xiàn)第三環(huán)境(圖4c)。在這種情況下，PCI總線協(xié)議需要在目標異常結(jié)束后驅(qū)動FRAME#信號使之不起作用以后的一個時鐘，驅(qū)動FRAME#信號使之起作用(由主設備42執(zhí)行)和驅(qū)動STOP#信號使之不起作用(由PCI接口邏輯設備70執(zhí)行)。已經(jīng)在監(jiān)視未鎖存信號的PCI接口邏輯設備70僅需驅(qū)動STOP#信號使之不起作用，因為DEVSEL#和TRDY#已經(jīng)不起作用了。
當主設備42執(zhí)行最后的IRDY#信號的非猝發(fā)傳輸并且存在目標異常結(jié)束時，出現(xiàn)第四環(huán)境(圖4d)。在這種情況下，主設備42見到STOP#信號起作用之后，主設備42驅(qū)動FRAME#信號使之不起作用。為了保持總線協(xié)議，不要求FRAME#之后的一個時鐘PCI接口邏輯設備70再次驅(qū)動STOP#信號使之不起作用。否則，對另外的兩個時鐘周期在PCI總線30上不將L_STOP#信號驅(qū)動為不起作用，這將違反PCI總線協(xié)議。
當主設備42進行非猝發(fā)傳輸并且不存在目標異常結(jié)束時，出現(xiàn)第五環(huán)境(圖4e)。在這種情況下，在第四時鐘PCI從設備64要求L_STOP#，被主設備42在第五時鐘看作STOP#。通過在第六時鐘內(nèi)不要求FRAME#主設備42做出響應。由于在第六時鐘內(nèi)不要求FRAME#信號，所以在第七時鐘內(nèi)STOP#、TRDY#和DEVSEL#信號必須都不被要求。由于信號的鎖存，PCI從設備64不能充分迅速地驅(qū)動這些信號使之不起作用，所以PCI接口邏輯設備70驅(qū)動這些信號使之不起作用，以便保持PCI總線協(xié)議。
當主設備執(zhí)行猝發(fā)傳輸，向非猝發(fā)的從設備64發(fā)出即刻IRDY#信號時，出現(xiàn)第六環(huán)境(圖4f)。在第四時鐘內(nèi)由PCI從設備64要求L_STOP#信號，在第五時鐘被主設備42看到，使該主設備不要求FRAME#。不要求FRAME#之后，在第六時鐘必須將DEVSEL#和STOP#驅(qū)動為不起作用，以便保持PCI總線協(xié)議，在這種情況下TRDY#信號已經(jīng)不起作用。
從以上實例可以理解，本發(fā)明提供了PCI接口邏輯設備70，該設備根據(jù)PCI總線協(xié)議，監(jiān)視未鎖存的、外部控制信號，并在一定的環(huán)境下，接過驅(qū)動PCI總線30上的外部從設備信號的任務。這使得能以采用鎖存信號的低速、較廉價的技術(shù)實現(xiàn)包含PCI從設備64-68的橋接器芯片34，同時保持PCI總線協(xié)議。
雖然已經(jīng)詳細描述了本發(fā)明，但是應清楚地懂得所舉實例不是對本發(fā)明的限制，本發(fā)明的精神和范圍僅受所附權(quán)利要求書的限制。
權(quán)利要求
1.一種計算機系統(tǒng)包括第一總線；攜帶主—從控制信號并具有特定的總線協(xié)議的第二總線；與第二總線相連的至少一臺主設備；一個橋接器，連接在第一和第二總線之間，用于互連第一和第二總線，該橋接器包括攜帶鎖存的主—從控制信號的內(nèi)鎖存第三總線；至少一臺從設備；一個鎖存器，連接在第二和第三總線之間，并用于鎖存從第二總線接收的主—從控制信號和從第三總線接收的鎖存的主—從控制信號；連接在第二和第三總線之間的邏輯設備，該邏輯設備監(jiān)視第二總線上的控制信號的狀態(tài)，并且根據(jù)總線協(xié)議，對被監(jiān)視的控制信號的某一預定狀態(tài)做出響應，驅(qū)動至少一個控制信號。
2.權(quán)利要求1的系統(tǒng)，其特征在于第二總線是外圍控制器互連(PCI)總線，并且總線協(xié)議是PCI總線協(xié)議。
3.權(quán)利要求2的系統(tǒng)，其特征在于從設備是PCI從設備。
4.權(quán)利要求3的系統(tǒng)，其特征在于第三總線是內(nèi)鎖存PCI總線。
5.權(quán)利要求4的系統(tǒng)，其特征在于控制信號包括目標準備信號、設備選擇信號和停止信號，根據(jù)被監(jiān)視的控制信號的某些預定狀態(tài)，邏輯設備驅(qū)動這些控制信號中的至少一個信號。
6.權(quán)利要求5的系統(tǒng)，其特征在于被監(jiān)視的控制信號包括幀信號和啟動器準備信號。
7.權(quán)利要求6的系統(tǒng)，其特征在于橋接器是通過低速CMOS技術(shù)形成的。
8.權(quán)利要求5的系統(tǒng)，其特征在于邏輯設備包括用于各個目標準備、設備選擇和停止信號中的每一個的單獨的狀態(tài)機器。
9.權(quán)利要求6的系統(tǒng)，其特征在于預定狀態(tài)包括不要求幀信號，對不要求幀信號做出響應，邏輯設備驅(qū)動任何起作用的目標準備信號，設備選擇信號和停止信號使之不起作用。
10.一種連接在第一和第二總線之間的橋接器，用于互連第一和第二總線，第二總線攜帶主—從控制信號并具有與總線相連的主設備和特定的總線協(xié)議，該橋接器包括攜帶鎖存的主—從控制信號的內(nèi)鎖存第三總線；至少一臺從設備；一個鎖存器，連接在第二和第三總線之間，并用于鎖存從第二總線接收的主—從控制信號和從第三總線接收的鎖存的主—從控制信號；連接在第二和第三總線之間的邏輯設備，該邏輯設備監(jiān)視第二總線上的控制信號的狀態(tài)，并且根據(jù)總線協(xié)議，對被監(jiān)視的控制信號的某一預定狀態(tài)做出響應，驅(qū)動至少一個控制信號。
11.權(quán)利要求10的橋接器，其特征在于第二總線是外圍控制器互連(PCI)總線，并且總線協(xié)議是PCI總線協(xié)議。
12.權(quán)利要求11的橋接器，其特征在于從設備是PCI從設備。
13.權(quán)利要求12的橋接器，其特征在于第三總線是內(nèi)鎖存PCI總線。
14.權(quán)利要求13的橋接器，其特征在于控制信號包括目標準備信號、設備選擇信號和停止信號，根據(jù)被監(jiān)視的控制信號的某些預定狀態(tài)，邏輯設備驅(qū)動這些控制信號中的至少一個信號。
15.權(quán)利要求14的橋接器，其特征在于被監(jiān)視的控制信號包括幀信號和啟動器準備信號。
16.權(quán)利要求15的橋接器，其特征在于橋接器是通過低速CMOS技術(shù)形成的。
17.權(quán)利要求14的橋接器，其特征在于邏輯設備包括用于各個目標準備、設備選擇和停止信號中的每一個的單獨的狀態(tài)機器。
18.權(quán)利要求15的橋接器，其特征在于預定狀態(tài)包括不要求幀信號，對不要求幀信號做出響應，邏輯設備驅(qū)動任何起作用的目標準備信號，設備選擇信號和停止信號使之不起作用。
全文摘要
一種具有ISA總線和PCI總線的計算機系統(tǒng)提供有PCI至ISA的橋接器，該橋接器具有PCI從設備實現(xiàn)的某些包含的功能。為了以低速CMOS技術(shù)實現(xiàn)該橋接器，PCI控制信號被鎖存在橋接器中。由于這一鎖存，橋接器上的PCI從設備不能足夠迅速地對PCI總線上的控制信號做出響應，以便滿足PCI總線協(xié)議，所以提供了邏輯設備。該邏輯設備監(jiān)視PCI總線上的未鎖存的主—從控制信號，并驅(qū)動控制信號，PCI從設備將正常驅(qū)動但不必在需要的時間內(nèi)滿足PCI總線協(xié)議。
文檔編號G06F13/36GK1153352SQ9511963
公開日1997年7月2日 申請日期1995年11月17日 優(yōu)先權(quán)日1994年11月30日
發(fā)明者S·卡茲, W·A·沃爾, A·庫立克, D·R·克羅寧三世 申請人:國際商業(yè)機器公司