專(zhuān)利名稱(chēng)：乘法電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種乘法電路，特別涉及一種用于一同執(zhí)行模擬輸入和數(shù)字輸入的直接倍乘的乘法電路。
本發(fā)明的受讓人在編號(hào)為06-195483的日本專(zhuān)利出版物中提出一種乘法電路，以用數(shù)字乘數(shù)倍乘模擬輸入電壓。在該乘法器中，輸入電壓與多個(gè)并聯(lián)電容組成的電容耦合連接，這些并聯(lián)電容通過(guò)開(kāi)關(guān)有選擇地與輸入電壓連接，以用于加權(quán)輸入電壓。在該電容耦合的輸出側(cè)，連接了兩級(jí)反相放大部分，其中反饋電容與串聯(lián)MOS反相器連接，并且保證了輸出的線性特性。
然而，這種乘法電路存在問(wèn)題，即當(dāng)安排大乘數(shù)時(shí)，需要很大的電容容量，并且因?yàn)橹皇怯秒娙蓠詈系亩鄠€(gè)電容來(lái)執(zhí)行加權(quán)，所以電路面積變得很大。
同樣對(duì)一臺(tái)使用上述乘法電路的計(jì)算機(jī)來(lái)說(shuō)，存在這樣情況，即當(dāng)運(yùn)算法復(fù)雜時(shí)，輸入范圍和輸出范圍的協(xié)調(diào)被破壞，因此必須可靠地調(diào)節(jié)該范圍。在編號(hào)為06-232650的日本專(zhuān)利出版物中，本申請(qǐng)人提出一種定標(biāo)電路，用于調(diào)節(jié)輸入和輸出范圍，以作為乘法電路的一個(gè)應(yīng)用電路。
在所提出的電路中，輸入電壓Vin通過(guò)開(kāi)關(guān)SWC1與電容耦合CP1連接，其輸出如圖5示輸入到反相放大部分INV1。INV1的輸出輸入到一組并聯(lián)反饋電容CF1，它們的輸出通過(guò)開(kāi)關(guān)電路SWC2連接到INV1的輸入側(cè)。開(kāi)關(guān)電路SWC1把CP1的電容C1至C4連接到Vin或參考電壓，并且開(kāi)關(guān)電路SWC2把CF1的電容C5至C8或參考電壓連接到INV1的輸出端。在這種結(jié)構(gòu)中，當(dāng)由開(kāi)關(guān)SWC1連接到Vin的總電容容量(在下文，稱(chēng)作“有效合成電容量”)用∑C1i表示，以及CP2的有效合成電容量用∑C2i表示時(shí)，INV1的輸出V′可以用式(1)表示。V′=-Vin•ΣC1iΣC2i-----(1)]]>INV1的輸出端通過(guò)開(kāi)關(guān)電路SWC3和電容耦合CP2(由C9、C10、C11和C12組成)與類(lèi)似的反相放大部分INV2連接，INV2的輸入端通過(guò)反饋電容組CP2和開(kāi)關(guān)電路SWC4連接到其輸出端。用V′表示INV1的輸出，則INV2的輸出Vout可以如上述那樣相同方式表示為式(2)。Vout=-V′•ΣC3iΣC4i-----(2)]]>輸出電平由式(1)和(2)的這些加權(quán)控制。
通過(guò)設(shè)置SWC2至SWC4，以便CP2、CP3和CP4的有效合成電容量相同，并且通過(guò)設(shè)置(C1+C2+C3+C4)等于(C9+C10+C11+C12)，則偏移電壓被抵消。
定標(biāo)電路的乘數(shù)按照電容容量限定。因?yàn)槭窃诖笠?guī)模集成電路上通過(guò)連接多個(gè)單元電容來(lái)構(gòu)成一個(gè)電容，因此，為了實(shí)現(xiàn)大乘數(shù)就需要大量的單元電容，所以存在電路面積變得很大的問(wèn)題。當(dāng)輸入偏移電壓與參考電壓之間有差值時(shí)，則產(chǎn)生一個(gè)大的偏移成分，并且使電路的性能變壞，因此，必須通過(guò)精細(xì)調(diào)節(jié)電容容量來(lái)控制輸出的偏移成分。
本發(fā)明的目的是解決上述常規(guī)問(wèn)題，并且以更少的單元電容提供一種乘法電路，并且因此能減小電路面積。
在本發(fā)明的乘法電路中，電容耦合分別與第一和第二反相放大部分連接，并且電容耦合的電容通過(guò)開(kāi)關(guān)有選擇地連接。通過(guò)與常規(guī)電路幾乎相同的尺寸實(shí)現(xiàn)兩級(jí)倍乘。
在本發(fā)明的定標(biāo)電路中，1)奇數(shù)MOS反相器串聯(lián)連接，2)接地電容連接在最后級(jí)MOS反相器的輸出端與地之間，3)在較前級(jí)而不是最后級(jí)MOS反相器中，MOS反相器的一個(gè)輸出端通過(guò)一對(duì)平衡電阻分別與電源電壓和地連接，4)作為少數(shù)串聯(lián)連接的MOS反相器所組成的參考電壓產(chǎn)生電路的輸出，產(chǎn)生一個(gè)參考電壓，最后級(jí)MOS反相器的輸出反饋到第一級(jí)反相器的輸入端，5)參考電壓產(chǎn)生電路的MOS反相器和第一及第二反相放大部分的MOS反相器按相同電路特性安排，以及在大規(guī)模集成電路上鄰接安排。參考電壓產(chǎn)生電路的結(jié)構(gòu)和反相器電路構(gòu)成為等效，并且減小輸入偏移電壓和參考電壓之間的差，以便能靈活設(shè)計(jì)電容。
按照本發(fā)明的乘法電路，因?yàn)橹鸺?jí)乘法電路的乘法器的積可以認(rèn)為像一個(gè)乘法器那樣，所以用于各乘法器的電容容量可以安排得更小。
按照本發(fā)明的定標(biāo)電路，因?yàn)閮杉?jí)加權(quán)和控制第一反相放大部分和第二反相放大部分的電容量，使單元電容的數(shù)量得到控制，所以輸出的精度得到改善，并且消除了參考電壓產(chǎn)生電路和反相放大部分的MOS反相器的偏移電壓。并且，確實(shí)獲得了電容容量設(shè)計(jì)的靈活性。


圖1表示本發(fā)明的乘法電路的第一實(shí)施例的電路。
圖2表示作為定標(biāo)電路的第二實(shí)施例的電路。
圖3表示第二實(shí)施例中反相放大部分的電路。
圖4表示第二實(shí)施例中參考電壓產(chǎn)生電路的電路5表示第二實(shí)施例的一個(gè)變化。
圖6表示常規(guī)定標(biāo)電路。
在下文，參考附圖敘述按照本發(fā)明的乘法電路的第一實(shí)施例。
在圖1中，電路包括一個(gè)開(kāi)關(guān)電路，有多個(gè)與輸入電壓并聯(lián)連接的開(kāi)關(guān)SW1、SW2、SW3和SW4。開(kāi)關(guān)電路的輸出輸入到包括多個(gè)電容C1、C2、C3和C4的電容耦合CP1。也就是說(shuō)，各開(kāi)關(guān)SW1、SW2、SW3和SW4的輸出端分別與電容C1、C2、C3和C4連接。電容通過(guò)開(kāi)關(guān)有選擇地與輸入電壓連接。開(kāi)關(guān)SW1至SW4的輸入端兩者擇一地與輸入電壓或地連接，以便對(duì)電容施加Vin或0V。
電容耦合CP1的輸出輸入到反相放大部分I1。電容耦合的電壓輸出以良好的線性化和驅(qū)動(dòng)能力送到下級(jí)。
反相放大部分I1包括三級(jí)串聯(lián)連接的MOS反相器I11、I12和I13。最后級(jí)上的MOS反相器I13的輸出通過(guò)反饋電容CF1反饋到I1的輸入端。MOS反相器的串聯(lián)電路獲得足夠大的增益。通過(guò)把輸出反饋到輸入，輸入和輸出變得一致，因此，有可能與下級(jí)上的電路負(fù)載相獨(dú)立地穩(wěn)定地提供輸入的反相輸出。
MOS反相器I13的輸出端與接地電容CG11連接，它通過(guò)接地電容CG11接地。MOS反相器I12的輸出端與電阻RE11和RE12連接。RE11把電源電壓Vdd連接到I12的輸出端，以及RE12把I12的輸出端接地。
這些電阻RE11和RE12成對(duì)構(gòu)成平衡電阻，并且有助于防止不穩(wěn)定振蕩。
反相放大部分I1的輸出輸入到由多個(gè)開(kāi)關(guān)SW5、SW6、SW7和SW8組成的開(kāi)關(guān)電路。反相放大部分的輸出端與該開(kāi)關(guān)電路中的各開(kāi)關(guān)連接。開(kāi)關(guān)電路的輸出輸入到由多個(gè)電容C5、C6、C7和C8組成的電容耦合CP2。也就是說(shuō)，開(kāi)關(guān)SW5、SW6、SW7和SW8的輸出端分別與電容C5、C6、C7和C8連接。這些電容通過(guò)開(kāi)關(guān)有選擇地與反相放大部分I1的輸出端連接。
電容耦合CP2的輸出輸入到反相放大部分I2。電容耦合的電壓輸出以良好的線性化和驅(qū)動(dòng)能力送到下級(jí)。
在反相放大部分I2中，三級(jí)MOS反相器I21、I22和I23串聯(lián)連接。最后級(jí)MOS反相器I23的輸出通過(guò)反饋電容CF2反饋到I2的輸入端。因此，CP2的輸入能被反相，并且與I1類(lèi)似以良好的線性化和驅(qū)動(dòng)能力輸出。
同樣在反相放大部分I2中，接地電容CG21、平衡電阻RE21和RE22如I1那樣連接，它們防止了不穩(wěn)定振蕩。
對(duì)電容耦合CP1，接地電容CG12與C1至C4并聯(lián)連接，其輸入端與地而不是與Vin連接。對(duì)電容耦合CP2，接地電容CG22與C5至C8并聯(lián)連接，其輸入端與地而不是與I1的輸出端連接。
在所有開(kāi)關(guān)SW1至SW8為閉合狀態(tài)下，則I1的輸出VI1表示在式(3)中。當(dāng)由輸入這些電容的電壓V’在CG12和CG22的連接點(diǎn)引起偏移電壓Vb時(shí)，Vb=CG12×V′CF1=CG22×V′CF2]]>I1+Vb=-Vin(C1+C2+C3+C4)CF1----(3)]]>從另一方面來(lái)說(shuō)，I2的輸出Vout如式(4)中那樣。Vout+Vb=-VI1(C5+C6+C7+C8)CF2----(4)]]>式(3)和(4)可以組合為式(5)。在這種條件中，Vb可以消去，因?yàn)樗ǔ１硎緸?C1+C2+C3+C4)/CF1＝(C5+C6+C7+C8)/CF2＝1Vout=-Vin(C1+C2+C3+C4)(C5+C6+C7+C8)CF1•CF2---(5)]]>這里，由開(kāi)關(guān)連接的有效合成電容容量相對(duì)于C1至C4表示為∑C1i，以及相對(duì)于C5至C8表示為∑C2i，則可以限定一般乘法。例如SW1、SW3和SW6為閉合，∑C1i和∑C2i分別如式(6)和式(7)。
∑C1i＝C1+C3(6)∑C2i＝C6 (7)按照上述一般化，倍乘可以用式(8)表示。Vout=-Vin(ΣC1i•ΣC2i)CF1•CF2-----(8)]]>如式(8)可見(jiàn)，能防止電容容量過(guò)大，并且能執(zhí)行大乘數(shù)的乘法。
電容量的比率安排為C1∶C2∶C3∶C4＝1∶2∶4∶8。通過(guò)安排有效合成電容量，能執(zhí)行二進(jìn)制乘數(shù)的乘法。電容C5至C8類(lèi)似設(shè)置。
接地電容CG12和CG22對(duì)控制乘數(shù)的最大值有效，并且能改善輸出的線性化。例如比率為C1∶C2∶C3∶C4∶CG12∶CF1＝1∶2∶4∶8∶1∶16，以及C5∶C6∶C7∶C8∶CG22∶CF2＝1∶2∶4∶8∶1∶16，則輸出的最大值限制為(15/16)×(15/16)。由于當(dāng)省去這樣的接地電容時(shí)乘法器的設(shè)計(jì)變得更容易，所以在實(shí)際電路中有省去它們的情況。
其次，作為乘法電路的應(yīng)用，參考附圖敘述定標(biāo)電路的第二實(shí)施例。
在圖2中，定標(biāo)電路包括串聯(lián)連接的開(kāi)關(guān)電路SWC1、電容耦合CP1、反相放大部分INV1、開(kāi)關(guān)電路SWC3、電容耦合CP2以及反相放大部分INV2。輸入電壓Vin與開(kāi)關(guān)電路SWC1連接。
開(kāi)關(guān)電路SWC1包括多個(gè)開(kāi)關(guān)SW1、SW2、SW3和SW4，用于兩者擇一地把Vin或參考電壓與其輸出端連接。參考電壓由參考電壓產(chǎn)生電路Vref產(chǎn)生，并且在整個(gè)電路中產(chǎn)生共電源電壓Vdd的一半電壓，即 。電容耦合CP1通過(guò)把分別與開(kāi)關(guān)SW1至SW4連接的電容C1、C2、C3和C4的輸出端相集成而構(gòu)成。CP1的輸出輸入到INV1。開(kāi)關(guān)電路SWC1兩者擇一地把Vin或參考電壓施加到電容耦合CP1的各電容，并且經(jīng)過(guò)集成的輸出輸入到INV1。
開(kāi)關(guān)電路SWC2連接到反相放大部分INV1的輸出端，其由多個(gè)與INV1并聯(lián)連接的開(kāi)關(guān)SW5、SW6、SW7和SW8組成。對(duì)SWC2，連接一組反饋電容CF1，其由多個(gè)與SWC2并聯(lián)連接的電容C5、C6、C7和C8組成。C5至C8的輸出端集成并與INV1的輸入端連接，以及從SW5至SW8的各開(kāi)關(guān)分別把INV1的輸出端或地兩者擇一地與C5至C8中的對(duì)應(yīng)電容連接。
對(duì)電容耦合CP1，參考電壓電容Cr1與C1至C4的電容并聯(lián)連接。對(duì)Cr1，永久連接參考電壓產(chǎn)生電路Vref。在另一乘法電路中使用一個(gè)與Cr1類(lèi)似的參考電壓電容，并且這些電容對(duì)乘法電路的等效和電路圖形的共用有效。
參考電壓產(chǎn)生電路Vref和反相放大部分INV1在后文詳細(xì)敘述。這些電路主要有三級(jí)串聯(lián)MOS反相器的組成部分，并且有可能在參考電壓產(chǎn)生電路和INV1的輸入中包括偏移電壓Voff。因此，參考電壓產(chǎn)生電路和反相放大部分中的MOS反相器設(shè)計(jì)為相同特性，并且它們?cè)诖笠?guī)模集成電路上相鄰布置。因此，各MOS反相器的偏移電壓變得相互相等，以便如后文所述在電容耦合CP1、CP2和反饋電容組中消除偏移電壓。
對(duì)反相放大部分INV1的輸出端，連接開(kāi)關(guān)電路SWC2，其由多個(gè)與INV1并聯(lián)連接的開(kāi)關(guān)SW5、SW6、SW7和SW8組成。對(duì)SWC2，連接反饋電容組CF1，其由多個(gè)與SWC2并聯(lián)連接的電容C5、C6、C7和C8組成。C5至C8的輸出端集成并且與INV1的輸入端連接，以及從SW5至SW8的開(kāi)關(guān)兩者擇一地把INV1的輸出端或參考電壓分別與C5至C8中的對(duì)應(yīng)電容連接。
這里，C1至C4中與Vin連接的電容容量的和限定為CP1的有效合成電容量，并且用∑(CP1)表示，以及反饋電容組CF1中與INV1的輸出端連接的電容容量的和限定為有效合成電容量，并且用∑(CF1)表示。C1至C4的電容量的總和用T(CP1)表示，以及C5至C8的電容量的總和用T(CF1)表示。此外，假定式(9)和(10)為真。
T(CP1)-∑(CP1)＝S(CP1) (9)T(CF1)-∑(CF1)＝S(CF1) (10)在上述結(jié)構(gòu)中，INV1的輸出表示為V1，INV1的輸入側(cè)中的偏移電壓表示為Voff，以及參考電壓為Vref，則式(11)為真。
∑(CP1)(Vin-Voff)+∑(CF1)(V1-Voff)+S(CP1)(Vref-Voff)
+S(CF1)(Vref-Voff)＝0 (11)從式(11)、可以得到式(12)V1-Voff=-ΣCP1ΣCF1•(Vin-Voff)-S(CP1)+S(CF1)ΣCF1-•(Vref-Voff)---(12)]]>由于(Vref-Voff)非常小(0.1mV左右)，所以式(12)大致上與式(13)相同。V1-Voff=-ΣCP1ΣCF1•(Vin-Voff)-----(13)]]>開(kāi)關(guān)電路SWC3由多個(gè)并聯(lián)連接的開(kāi)關(guān)SW9、SW10、SW11和SW12組成，以及電容耦合CP2由并聯(lián)電容C9、C10、C11、C12和Cr2組成。從開(kāi)關(guān)SW9至SW12的各開(kāi)關(guān)與C9至C12中的對(duì)應(yīng)電容連接，以及INV1的輸出端和地兩者擇一地與對(duì)應(yīng)電容連接。Cr2如上述Cr1那樣是等效參考電壓電容，并且與參考電壓產(chǎn)生電路Vref連接。
開(kāi)關(guān)電路SWC3兩者擇一地把Vin或地施加到電容耦合CP2的各電容上。集成輸出輸入到INV2。
對(duì)反相放大部分INV2的輸出，連接開(kāi)關(guān)電路SWC4，其由多個(gè)并聯(lián)連接的開(kāi)關(guān)SW13、SW14、SW15和SW16組成。對(duì)SWC4，連接反饋電容組CF2，其由多個(gè)并聯(lián)連接的電容C13、C14、C15和C16組成。開(kāi)關(guān)SW1 3至SW16的輸出集成并輸入到INV2的輸入端，以及SW13至SW16各開(kāi)關(guān)兩者擇一地把INV2的輸出端或地與C13至C16中的對(duì)應(yīng)電容連接。
這里，C9至C12中與V1連接的電容容量的和稱(chēng)作CP2的有效合成電容量，并且用∑(CP2)表示，以及反饋電容組CF2中與INV2的輸出連接的電容容量的和稱(chēng)作有效合成電容量，并且用∑(CF2)表示。C9至C12的電容量的總和用T(CP2)表示，以及C13至C16的電容量的總和用T(CF2)表示。此外，假定式(14)和(15)為真。T(CP2)-∑(CP2)＝S(CP2) (14)T(CF2)-∑(CF2)＝S(CF2) (15)在上述結(jié)構(gòu)中，INV2的輸出表示為Vout，INV2的輸入側(cè)中的偏移電壓表示為Voff，與INV1的輸入側(cè)中的偏移電壓等同，以及參考電壓為Vref，則式(16)為真?！?CP2)(V1-Voff)+∑(CF2)(Vout-Voff)+S(CP2)(Vref-Voff)+S(CF2)(Vref-Voff)＝0 (16)如式(13)那樣相同方式，忽略(Vref-Voff)，式(16)可以簡(jiǎn)化為下式(17)。Vout-Voff=-ΣCP2ΣCF2•(V1-Voff)-----(17)]]>由式(13)和(17)，可以得到式(18)。Vout-Voff=-ΣCP1ΣCF1•ΣCP2ΣCF2(Vin-Voff)----(18)]]>在式(18)中，對(duì)(Vin-Voff)乘以?xún)蓚€(gè)乘數(shù) 和 。因此，在限制各乘數(shù)很小情況下，對(duì)(Vin-Voff)通過(guò)乘數(shù)可以獲得乘法結(jié)果。
由于偏移電壓Voff能預(yù)先估計(jì)，所以充分可能通過(guò)使用考慮了Voff的定標(biāo)電路來(lái)調(diào)節(jié)輸出電平。
在圖3中，反相放大部分INV1由三級(jí)串聯(lián)MOS反相器I1、I2和I3組成，并且由這些反相器的增益的乘積給定一個(gè)很高的增益。INV1的輸出通過(guò)上述反饋電容組CF1反饋到其輸入端，并且保證了輸入和輸出之間關(guān)系的良好線性化。盡管當(dāng)反饋高增益的反相放大的信號(hào)時(shí)有時(shí)出現(xiàn)不穩(wěn)定振蕩，但是可以分別通過(guò)把與地連接的電容CG與最后級(jí)中的MOS反相器I3的輸出端連接，以及通過(guò)把與電源和參考電壓Vdd和地連接的平衡電阻RE1和RE2相連接而得到防止。對(duì)反相放大部分INV1，連接一個(gè)用于短路輸入和輸出的復(fù)原開(kāi)關(guān)SW21。通過(guò)適時(shí)閉合復(fù)原開(kāi)關(guān)21，并且同時(shí)把SW1至SW4和SW9至SW12的開(kāi)關(guān)與Vref連接，則消除反相放大部分的輸入側(cè)上的偏移電壓。由于反相放大部分INV2與INV1結(jié)構(gòu)相同，所以省略敘述。
在圖4中，參考電壓產(chǎn)生電路Vref包括MOS反相器I1′、I2′和I3′，最后級(jí)反相器的輸出反饋到第一反相器的輸入端。閉合的偽開(kāi)關(guān)(從不斷開(kāi))SW31安排在反饋線上。因此，可以如上述反相放大部分INV1那樣相同方式構(gòu)造參考電壓產(chǎn)生電路的電路圖形(包括開(kāi)關(guān))，并且電特性尤其是偏移電壓與其等同。此外，與反相放大部分INV1類(lèi)似，加工參考電壓產(chǎn)生電路，以通過(guò)電容CG’和平衡電阻RE1′和RE2′防止不穩(wěn)定振蕩。當(dāng)假定輸入是x且輸出是y，整個(gè)三級(jí)反相器的輸入和輸出特性表示為y＝f(x)時(shí)，通過(guò)把輸出與輸入連接，按照關(guān)系x＝y(tǒng)，則x＝f(x)為真。安排各MOS反相器的特性，尤其是閥值，以便得到x＝f(x)的解為x＝Vdd/2。
這樣確定的參考電壓理論上與上述偏移電壓Voff的參考電壓相同。它們之間的差可以作為很小誤差而忽略。
圖6表示上述實(shí)施例的一個(gè)變化。在該圖中，省略了與電容耦合CP1和CP2連接的參考電壓產(chǎn)生電路，以及用于連接它們的電容Cr1和Cr2。盡管失去了對(duì)乘法電路等效和圖形共用的優(yōu)點(diǎn)，但是電路得到了簡(jiǎn)化，并且能避免Cr1和Cr2對(duì)運(yùn)算精度的不良影響。
在本發(fā)明的乘法電路中，電容耦合分別與第一和第二反相放大部分連接，并且電容耦合的電容通過(guò)開(kāi)關(guān)有選擇地連接。通過(guò)幾乎與常規(guī)電路相同的尺寸實(shí)現(xiàn)兩級(jí)乘法。因此，各電容容量能設(shè)置得更小，并且用于構(gòu)成電容的電路面積能得到減小。
在本發(fā)明的定標(biāo)電路中，1)奇數(shù)MOS反相器串聯(lián)連接，2)接地電容連接在最后級(jí)MOS反相器的輸出端與地之間，3)在較前級(jí)而不是最后級(jí)MOS反相器中，MOS反相器的輸出端通過(guò)一對(duì)平衡電阻分別與電源電壓和地連接，4)作為少數(shù)串聯(lián)連接的MOS反相器所組成的參考電壓產(chǎn)生電路的輸出，產(chǎn)生一個(gè)參考電壓，最后級(jí)MOS反相器的輸出反饋到第一級(jí)反相器的輸入端，5)參考電壓產(chǎn)生電路的MOS反相器和第一及第二反相放大部分的MOS反相器按相同電路特性安排，以及在大規(guī)模集成電路上相鄰安排。因?yàn)橛脙杉?jí)加權(quán)和控制第一反相放大部分和第二反相放大部分的電容量，單元電容的數(shù)量得到控制，所以輸出的精度得到改善，并且消除了參考電壓產(chǎn)生電路和反相放大部分的MOS反相器的偏移電壓。由于參考電壓產(chǎn)生電路的結(jié)構(gòu)與反相放大電路的結(jié)構(gòu)類(lèi)似，所以參考電壓與偏移電壓之間的差能控制為最小。
權(quán)利要求
1.一種用于以數(shù)字值乘以模擬輸入電壓的乘法電路，包括第一開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，各開(kāi)關(guān)用于接收所述模擬輸入電壓；第一電容耦合，具有多個(gè)電容，與所述第一開(kāi)關(guān)電路的所述開(kāi)關(guān)對(duì)應(yīng)，各所述電容在輸入端與所述對(duì)應(yīng)開(kāi)關(guān)連接；第一反相放大器，包括奇數(shù)串聯(lián)連接的MOS反相器，所述第一反相放大器的輸入端與所述第一電容耦合的所述電容在所述電容的輸出端共接；第二開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，各開(kāi)關(guān)與所述第一反相放大器的輸出端共接；第二電容耦合，具有多個(gè)電容，與所述第二開(kāi)關(guān)電路的所述開(kāi)關(guān)對(duì)應(yīng)，各所述電容在輸入端與所述對(duì)應(yīng)開(kāi)關(guān)連接；以及第二反相放大器，包括奇數(shù)串聯(lián)連接的MOS反相器，所述第二反相放大器的輸入端在所述電容的輸出端與所述第二電容耦合的所述電容共接，由此所述輸入的模擬輸入電壓由所述第一和第二電容耦合乘以?xún)纱巍?br> 2.如權(quán)利要求1所述的一種乘法電路，還包括接地電容，連接在所述第一反相放大器的輸出端與地之間，以及第二反相放大器的輸出與地之間；第一平衡電阻，具有第一和第二電阻，所述第一電阻連接在所述第一反相放大器的所述MOS反相器的其它級(jí)，而不是所述MOS反相器的最后級(jí)的輸出端與電源電壓之間，所述第二電阻連接在所述輸出端與地之間；第二平衡電阻，具有第一和第二電阻，所述第一電阻連接在所述第二反相放大器的所述MOS反相器的其它級(jí)，而不是所述MOS反相器的最后級(jí)的輸出端與所述電源電壓之間，所述第二電阻連接在所述輸出端與地之間；第一反饋電容，用于把各所述第一反相放大器的所述輸出端與輸入端連接；以及第二反饋電容，用于把各所述第二反相放大器的所述輸出端與輸入端連接。
3.如權(quán)利要求1所述的一種乘法電路，其中所述第一和第二電容耦合具有與二進(jìn)制數(shù)的數(shù)字的加權(quán)值相對(duì)應(yīng)的電容量。
4.如權(quán)利要求3所述的一種乘法電路，其中各所述第一和第二電容耦合還包括附加電容，電容量等于所述二進(jìn)制數(shù)的最小有效位的所述電容的所述電容量，所述附加電容的輸入與地連接。
5.如權(quán)利要求1所述的一種乘法電路，其中所述第一和第二反饋電容具有分別與所述第一和第二電容耦合的總電容量相等的電容量。
6.一種用于以數(shù)字值乘以模擬輸入電壓的定標(biāo)電路，包括第一開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，各開(kāi)關(guān)兩者擇一地在輸入端與所述模擬輸入電壓或參考電壓連接；第一電容耦合，具有多個(gè)電容，與所述第一開(kāi)關(guān)電路的所述開(kāi)關(guān)對(duì)應(yīng)，各所述電容在輸入端與所述對(duì)應(yīng)開(kāi)關(guān)的輸出端連接；第一反相放大器，包括奇數(shù)串聯(lián)連接的MOS反相器，所述第一反相放大器的輸入端與所述第一電容耦合的所述電容在所述電容的輸出端共接；第一組反饋電容，與所述第一反相放大器并聯(lián)共接在所述第一電容耦合的所述電容上；第二開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，與所述第一組的所述電容對(duì)應(yīng)，各所述開(kāi)關(guān)在一端與所述對(duì)應(yīng)電容連接，以及在另一端兩者擇一地與所述第一反相放大器的輸出端或所述參考電壓連接；第三開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，各開(kāi)關(guān)兩者擇一地與所述第一反相放大器的所述輸出端或所述參考電壓連接；第二電容耦合，具有多個(gè)電容，與所述第三開(kāi)關(guān)電路的所述開(kāi)關(guān)對(duì)應(yīng)，各所述電容與所述對(duì)應(yīng)開(kāi)關(guān)在輸入端連接；第二反相放大器，包括奇數(shù)串聯(lián)連接的MOS反相器，所述第二反相放大器的輸入端與所述第二電容耦合的所述電容在所述電容的輸出端共接；第二組反饋電容，與所述第二反相放大器并聯(lián)共接在所述第二電容耦合的所述電容上；第四開(kāi)關(guān)電路，具有多個(gè)開(kāi)關(guān)，各開(kāi)關(guān)兩者擇一地連接在所述第二反相放大器的所述輸出端或所述參考電壓上；以及參考電壓產(chǎn)生電路，用于產(chǎn)生所述參考電壓，它包括a)奇數(shù)串聯(lián)連接的MOS反相器，并且與所述第一和第二反相器的所述MOS反相器鄰接構(gòu)成，b)接地電容，連接在所述MOS反相器的最后級(jí)的輸出端與地之間，c)具有第一和第二電阻的平衡電阻，所述第一電阻連接在所述MOS反相器的其它級(jí)，而不是所述MOS反相器的最后級(jí)的輸出端與電源電壓之間，所述第二電阻連接在所述輸出端與地之間，以及d)反饋線，把所述MOS反相器的最后級(jí)的輸出端與所述MOS反相器的第一級(jí)的輸入端連接。
7.如權(quán)利要求6所述的一種定標(biāo)電路，還包括接地電容，連接在所述第一反相放大器的輸出端與地之間，以及第二反相放大器的輸出端與地之間；第一平衡電阻，具有第一和第二電阻，所述第一電阻連接在所述第一反相放大器的所述MOS反相器的其它級(jí)，而不是所述MOS反相器的最后級(jí)的輸出端與電源電壓之間，所述第二電阻連接在所述輸出端與地之間；第二平衡電阻，具有第一和第二電阻，所述第一電阻連接在所述第二反相放大器的所述MOS反相器的其它級(jí)，而不是所述MOS反相器的最后級(jí)的輸出端與所述電源電壓之間，所述第二電阻連接在所述輸出端與地之間；第一反饋電容，用于把各所述第一反相放大器的所述輸出端與輸入端連接；以及第二反饋電容，用于把各所述第二反相放大器的所述輸出端與輸入端連接。
8.如權(quán)利要求6所述的一種定標(biāo)電路，其中所述參考電壓為所述電源電壓的一半。
9.如權(quán)利要求6所述的一種定標(biāo)電路，還包括復(fù)原開(kāi)關(guān)，用于把所述第一和第二反相放大器的所述輸入端和輸出端分別連接，以及一個(gè)偽開(kāi)關(guān)，與所述復(fù)原開(kāi)關(guān)等效，并且用于把所述MOS反相器的所述最后級(jí)的所述輸出端與所述MOS反相器的所述第一級(jí)的所述輸入端在所述參考電壓產(chǎn)生電路中永久連接。
全文摘要
一種用于以數(shù)字值乘以模擬輸入電壓的乘法電路，包括第一開(kāi)關(guān)電路、第一電容耦合，第一反相放大器，第二開(kāi)關(guān)電路，第二電容耦合，第二反相放大器，由此所述輸入的模擬輸入電壓由所述第一和第二電容耦合乘以?xún)杀?。因?yàn)橛脙杉?jí)加權(quán)和控制第一反相放大部分和第二反相放大部分的電容量，單元電容的數(shù)量得到控制，所以輸出的精度得到改善，并且消除了參考電壓產(chǎn)生電路和反相放大部分的MOS反相器的偏移電壓。
文檔編號(hào)G06J1/00GK1142633SQ96105628
公開(kāi)日1997年2月12日 申請(qǐng)日期1996年4月26日 優(yōu)先權(quán)日1995年4月26日
發(fā)明者壽國(guó)梁, 本橋一則, 羅劍, 高取直, 山本誠(chéng) 申請(qǐng)人:株式會(huì)社鷹山, 夏普株式會(huì)社