專利名稱：：Lsi的定時劣化模擬裝置和模擬方法
技術領域：
：本發(fā)明涉及預測起因于熱載流子現(xiàn)象等的LSI的隨時間而發(fā)生的特性劣化并用LSI的定時模擬反映這一劣化的技術。半導體集成電路(LSI)有壽命，在經(jīng)過某一期間動作之后，將會產(chǎn)生故障或動作不合格。作為LSI的故障或動作不合格的主要原因，有起因于熱載流子現(xiàn)象的特性劣化和電致徙動所引發(fā)的布線斷線等原因。特別是熱載流子現(xiàn)象，會使晶體管的驅(qū)動能力劣化，因而使LSI的動作定時會隨著時間的流逝而變化，兩者中的不論哪一個都會導致誤動作。在近年的LSI中，隨著制造技術發(fā)達的同時，迅速推進了器件的微細化，由于在器件內(nèi)產(chǎn)生的高電場使得本身為高能電子的熱載流子變得易于產(chǎn)生，確保對熱流子現(xiàn)象的可靠性變得越來越困難了。為了確保LSI的可靠性，人們考慮了一種比如說為了保證一定期間的動作，對動作定時的隨時間而發(fā)生的變化設有充分的余裕，而使整個電路的動作定時一律含有適當?shù)挠嗔康姆椒āＨ欢舨捎眠@種方法，由于考慮到最壞的情況來設定余量，故作為LSI來說容易陷入性能參數(shù)過剩的境地。通常，LSI的可靠性與性能處于一種互相折衷的關系，使之具有過剩的可靠性結果就變?yōu)槭筁SI的性能降低。因此，用這樣的方法開發(fā)高性能的LSI是困難的。另外，為了解決這種問題，以前也一直采用下述方法。即對每一本身為構成LSI的電路單位的電路單元(例如屬于專用集成電路(ASIC)中所用的標準單元庫的反相器之類的單元)，查清LSI的動作時的規(guī)定的動作條件的值，并對各電路單元檢驗所查清的動作條件的值是否處于為了滿足劣化量或壽命事先定好的目標值所必需的范圍之內(nèi)。還要把劣化量或壽命不滿足目標值的電路單元認為在LSI的可靠性方面有問題的電路單元，采取變更設計之類的對策。但是，在上述現(xiàn)有的方法中，僅僅對構成LSI的各電路單元進行了劣化量或壽命的檢驗，作為LSI整體，在許多情況下對可靠性仍將變?yōu)樾阅軈?shù)過剩，對此進行說明。LSI通常按照規(guī)定的頻率動作。換句話說，由該規(guī)定的動作頻率決定的周期將成為LSI中的處理時間的單位。另一方面，在LSI中，信號在該規(guī)定的周期之間，在由若干個電路單元構成的信號通路中流動。這時，由于劣化在信號通路中的信號傳播延時將會變長，當超過了規(guī)定的周期時，LSI的動作定時將變得不正常，結果變成為產(chǎn)生誤動作。反過來說，即使由于劣化使信號通路中的信號傳播延時變長，如果沒超過規(guī)定的周期，則LSI的動作定時仍能正常而不產(chǎn)生誤動作。在此，假想兩個信號通路A和B，并假定信號通路A中的信號傳播延時和規(guī)定的周期大體上相同(即怕延時劣化)，而信號通路B中的信號傳播延時比規(guī)定的周期小(即不怕延時劣化)。此外，假定信號通路A、B都含有同樣動作條件值的電路單元，且其動作條件值不在劣化量或壽命滿足目標所需的范圍之內(nèi)。這時，若采用上述現(xiàn)有的方法，則無論是信號通路A中所含的電路單元或信號通路B中所含的電路單元都將被認為在LSI的可靠性方面有問題的電路單元，變成了應變更設計的對象。然而實際上，雖然含于怕延時劣化的信號通路A中的電路單元在LSI的可靠性方面應當是有問題的，但把含于不怕延時劣化的信號通路B中的電路單元判斷為在LSI的可靠性方面沒有問題是妥當?shù)?。這樣一來，從LSI的可靠性方面來看電路單元是否有問題，即使是在相同的動作條件之下，也會因各自的電路單元而異。因為對于各電路單元所允許的劣化量或壽命的范圍，取決于在LSI的信號流中的該電路單元的位置而不同。鑒于上述問題，本發(fā)明的課題是提供一種為了在LSI的設計階段避免對可靠性的性能參數(shù)過寬。在設計階段預測實際的LSI的隨時間而發(fā)生的劣化，對LSI的劣化后的動作進行模擬的裝置和方法。為解決上述課題，第1方面的發(fā)明所采取的解決方案是，作為在設計階段預測LSI的隨時間而發(fā)生劣化，并對LSI的劣化后的動作進行模擬的LSI的定時劣化模擬裝置，具備邊參照表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫(Library)，邊根據(jù)上述LSI動作時的該電路單元的上述規(guī)定的動作條件值，估算構成定為對象的LSI的各電路單元的延時的隨時間而發(fā)生的劣化程度的單元延時劣化估算裝置，還具有根據(jù)用上述單元延時劣化估算裝置估算出來的各電路單元的延時劣化程度，估算隨時間而發(fā)生劣化之后的上述LSI中的各電路單元的延時的LSI定時劣化估算裝置，并作成為使之根據(jù)用上述LSI定時劣化估算裝置估算出來的劣化后的上述LSI中的各電路單元的延時，模擬上述LSI的劣化后的動作。倘采用第1方面的發(fā)明，則可用單元延時劣化估算裝置，估算構成定為對象的LSI的各電路單元的延時劣化的程度。這時，由于上述單元延時劣化估算裝置邊參照表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫，邊根據(jù)上述LSI動作時的該電路單元的上述規(guī)定的動作條件值進行估算，故可以得到上述LSI實際動作所反映的各電路單元的延時劣化程度，根據(jù)這一電路單元的延時劣化程度，就可以用LSI定時劣化估算裝置，估算隨時間而發(fā)生的劣化后的上述LSI中各電路單元的延時。并且，根據(jù)這一劣化后的上述LSI中各電路單元的延時，就可以模擬上述LSI的劣化后的動作。因此，結果就變成為可以用模擬，切合實際的動作以良好的精度來表現(xiàn)LSI的各個信號通路的定時的劣化。因此，就可以在LSI的設計中，避免對起因于LSI的隨時間而發(fā)生的劣化不可預測的可靠性性能參數(shù)過寬，就可以在可靠性和性能這雙方面進行恰當?shù)腖SI的設計。在第2方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置，定為具備可靠性庫生成裝置。該裝置采用對各電路單元用電路可靠性模擬器求得構成該電路的晶體管的特性劣化程度，并從所求得的晶體管的特性劣化程度求出該電路單元的特性劣化程度對上述規(guī)定的動作條件的依賴性的辦法，生成上述可靠性庫。在第3方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置具備估算劣化前的上述LSI中的各電路單元的延時的延遲計算機，并使之根據(jù)用上述延遲計算機估算出來的劣化之前的上述LSI中的各電路單元的延時，模擬上述LSI劣化前的動作。在第4方面的發(fā)明中。上述第3方面的LSI的定時劣化模擬裝置中的LSI定時劣化估算裝置設在上述延遲計算機內(nèi)。在第5方面的發(fā)明中，上述第3方面的LSI的定時劣化模擬裝置中的單元延時劣化估算裝置和LSI定時劣化估算裝置都設在上述延遲計算機內(nèi)。在第6方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，把輸入端子與輸出端子之間的信號傳播延時的劣化程度用作電路單元的特性劣化程度。在第7方面的發(fā)明中，上述第6方面的LSI的定時劣化模擬裝置中的可靠性庫，把電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號的開關次數(shù)用作規(guī)定的動作條件。在第8方面的發(fā)明中，上述第7方面的LSI的定時劣化模擬裝置中的可靠性庫，對于具有多個輸入端子的電路單元，對于一個輸入端子和輸出端子之間的信號傳播延時的劣化程度，把輸入至另外的輸入端子上去的輸入信號的開關次數(shù)和上升下降時間用作規(guī)定的動作條件。在第9方面的發(fā)明中，上述第7方面的LSI的定時劣化模擬裝置中的可靠性庫，把加到電路單元上的電源電壓用作規(guī)定的動作條件。在第10方面的發(fā)明中，上述第7方面的LSI的定時劣化模擬裝置中的可靠性庫，把電路單元的溫度用作規(guī)定的動作條件。在第11方面的發(fā)明中，上述第6方面的LSI的定時劣化模擬裝置中的可靠性庫，把輸出信號的上升下降時間的劣化程度用作電路單元的特性劣化程度。在第12方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，表示電路單元的，至少是包含建立時間和保持時間在內(nèi)的定時校驗值對規(guī)定的動作條件的依賴性，該LSI的定時劣化模擬裝置，具備邊參照上述可靠性庫，邊根據(jù)上述LSI動作時的該電路單元的上述規(guī)定的動作條件值估算構成定為對象的LSI的電路單元的定時校驗值的劣化程度的定時校驗值劣化估算裝置，而且，上述LSI定時劣化估算裝置，根據(jù)用上述定時校驗值劣化估算裝置估算出來的上述電路單元的定時校驗值的劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的上述電路單元的定時校驗值，并根據(jù)用上述LSI定時劣化估算裝置估算出來的上述電路單元的定時校驗值，估算劣化后的上述LSI中上述電路單元動作正常與否。在第13方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，把電路單元的特性劣化程度對規(guī)定的動作條件的依賴性用表的形式表示。在第14方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，用函數(shù)表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性。在第15方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，用劣化前的特性值與劣化后的特性值之間的差表示電路單元的特性劣化程度；上述單元延時劣化估算裝置，用劣化前的延時與劣化后的延時之間的差表示各電路單元的延時劣化程度。在第16方面的發(fā)明中，上述第1方面的LSI的定時劣化模擬裝置中的可靠性庫，以劣化后的特性值對劣化前的特性值之比表示電路單元的特性劣化程度；上述單元延時劣化估算裝置以劣化前的延時與劣化后的延時之比表示各電路單元的延時劣化程度。在第17方面的發(fā)明中，在上述第1方面的LSI的定時劣化模擬裝置中，對上述構成LSI的電路單元中的至少一部分單元，以由多個電路單元構成的信號通路為單位，估算延時劣化程度；上述LSI定時劣化估算裝置，根據(jù)用上述單元延時劣化估算裝置估算出來的信號通路的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的上述信號通路的延時；該LSI的定時劣化模擬裝置，根據(jù)用上述LSI定時劣化估算裝置估算出來的劣化后的上述LSI中的上述信號通路的延時，模擬上述LSI的劣化后的動作。第18方面的發(fā)明所采取的解決方案，作為在設計階段預測LSI的隨時間而發(fā)生的劣化并模擬LSI劣化后的動作的LSI的定時劣化模擬方法，具備下述步驟單元延時劣化估算步驟，用于邊參照表示電路單元的特性劣化程度對規(guī)定動作條件依賴性的可靠性庫，邊根據(jù)上述LSI的動作時的該電路單元的上述規(guī)定的動作條件的值，估算構成作為對象的LSI的各電路單元的延時的時間性的劣化程度；LSI定時劣化估算步驟，用于根據(jù)在上述單元延時劣化估算步驟中估算出來的各電路單元的延時劣化程度，估算隨時間劣化后的上述LSI中的各電路單元的延時；模擬步驟，用于根據(jù)在上述LSI定時劣化估算步驟中估算出來的劣化后的上述LSI中的各電路單元的延時模擬上述LSI的劣化后的動作。倘采用第18方面的發(fā)明，則在單元延時劣化估算步驟中，估算構成作為對象的LSI的各電路單元的延時劣化程度。這時，由于邊參照表示電路單元的特性劣化程度對規(guī)定動作條件依賴性的可靠性庫，邊根據(jù)上述LSI動作時該電路單元上述規(guī)定的動作條件值進行估算，故可以得到上述LSI的實際動作所反映出來的各電路單元的延時劣化程度。根據(jù)這一電路單元的延時劣化程度，在LSI定時劣化估算步驟中，估算隨時間而發(fā)生的劣化后的上述LSI中的各電路單元的延時。然后，根據(jù)該劣化后的上述LSI中的各電路單元的延時，在模擬步驟中，模擬上述LSI的劣化后的動作。因此，結果就變成為用模擬可以切合實際的動作，以良好的精度來表現(xiàn)LSI的各信號通路的定時的劣化。因此，在LSI的設計中，可以避免起因于LSI的隨時間而發(fā)生的劣化不可預測的對可靠性的性能參數(shù)過剩，可以在可靠性和性能的兩方面進行恰當?shù)脑O計。在第19方面的發(fā)明中。上述第18方面的LSI的定時劣化模擬方法，具備有可靠性庫生成步驟，用于對各電路單元，采用驅(qū)動電路可靠性模擬器以求出構成該電路的晶體管的特性劣化程度，再從所求得的各晶體管的特性劣化程度求得該電路單元的特性劣化程度對上述規(guī)定的動作條件的依賴性的辦法，生成上述可靠性庫。在第20方面的發(fā)明中，上述第18方面的LSI的定時劣化模擬方法中的可靠性庫，把輸入端子與輸出端子之間的信號傳播延時的劣化程度用作電路單元的特性劣化程度。在第21方面的發(fā)明中，上述第20方面的LSI的定時劣化模擬方法中的可靠性庫，把電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號的開關次數(shù)用作規(guī)定的動作條件。在第22方面的發(fā)明中，上述第21方面的LSI的定時劣化模擬方法中的可靠性庫，對于具有多個輸入端子的電路單元，對一個輸入端子與輸出端子之間的信號傳播延時的劣化程度，把輸入到別的輸入端子上去的輸入信號的開關次數(shù)和上升下降時間用作規(guī)定的動作條件。在第23方面的發(fā)明中，上述第21方面的LSI的定時劣化模擬方法中的可靠性庫，把加在電路單元上的電源電壓用作規(guī)定的動作條件。在第24方面的發(fā)明中，上述第21方面的LSI的定時劣化模擬方法中的可靠性庫，把電路單元的溫度用作規(guī)定的動作條件。在第25方面的發(fā)明中，上述第20方面的LSI的定時劣化模擬方法中的可靠性庫，把輸出信號的上升下降時間的劣化程度用作電路單元的特性劣化程度。在第26方面的發(fā)明中，在上述第18方面的LSI的定時劣化模擬方法中，上述單元延時劣化估算步驟，以由多個電路單元構成的信號通路為單位，對構成上述LSI的電路單元中至少一部分單元估算延時劣化程度；上述LSI定時劣化估算步驟，根據(jù)在上述單元延時劣化估算步驟中估算出來的信號通路的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中上述信號通路的延時；上述模擬步驟根據(jù)在上述LSI定時劣化估算步驟中估算出來的劣化后的上述LSI中的上述信號通路的延時，模擬上述LSI的劣化后的動作。如上所述，倘采用本發(fā)明的LSI的定時劣化模擬裝置，由于在各個電路單元的所處的動作條件下求出構成LSI的電路單元的定時劣化，并使之可以用模擬來處理在相應于LSI的動作的信號流中信號通路的定時劣化現(xiàn)象，故與僅僅進行電路單元單位的壽命驗證的現(xiàn)有方法相比，具有可以不含過度的設計余量的效果。同時，也將實現(xiàn)在LSI規(guī)模的大規(guī)模電路中進行的定時劣化的模擬。以下簡單說明各附圖。圖1的方框圖示出的是本發(fā)明的第1實施例的LSI的定時劣化模擬裝置的構成。圖2示意性地示出的是電路單元的一般性構成圖。圖3示出的是劣化前和劣化后的反相器的輸入信號和輸出信號的波形圖。圖4示出的是本發(fā)明的第1實施例的可靠性庫所具有的信息的一個例子。圖5示出的是LSI的信號通路的一個例子。圖6的方框圖示出的是本發(fā)明的第2實施例的LSI的定時劣化模擬裝置的構成圖。圖7的方框圖示出的是本發(fā)明的第3實施例的LSI的定時劣化模擬裝置的構成圖。圖8示出的是劣化前和劣化后的反相器的輸入信號和輸出信號的波形圖。圖9示出的是本發(fā)明的第4實施例的可靠性庫所具有的信息的一個例子。圖10示出的是本發(fā)明的第5實施例的可靠性庫所具有的信息的一個例子。圖11示出的是本發(fā)明的第6實施例的LSI的定時劣化模擬裝置的構成的方框圖。圖12示出的是本發(fā)明的第6實施例的可靠性庫所具有的信息的一個例子。圖13示出的是本發(fā)明的第6實施例的可靠性庫所具有的信息的一個例子。圖14示出的是作為本發(fā)明的第7實施例中的具有多個輸入端子的電路單元的2輸入NAND門電路。圖15是圖14所示的2輸入NAND門電路的晶體管級的電路圖。圖16示出的是本發(fā)明的第7實施例的可靠性庫所具有的信息的一個例子。圖17示出的是在本發(fā)明的第8實施例中作為處理單位的，由多個電路單元構成的信號通路的一個例子。圖18示出的是本發(fā)明的第9實施例的LSI的定時劣化模擬裝置的構成的方框圖。圖19示出的是本發(fā)明的第9實施例的延時庫所具有的定時校驗值的信息的一個例子，并示出的是表示劣化前的觸發(fā)器的建立時間對動作條件的依賴性的信息圖。圖20示出的是本發(fā)明的第9實施例的可靠性庫所具有的定時校驗值的信息的一個例子。并示出的是表示觸發(fā)器的建立時間的劣化量對動作條件的依賴性的信息圖。圖21示出的是本發(fā)明的第9實施例的可靠性庫所具有的定時校驗值的信息的一個例子，(a)是圖20中的表1的例子，(b)是圖20中的表2的例子。以下，邊參照附圖邊對本發(fā)明的實施例進行說明。第1實施例圖1示出的是本發(fā)明的第1實施例的LSI的定時劣化模擬裝置的構成的方框圖。如圖1所示，本實施例的LSI的定時劣化模擬裝置具備下述部分可靠性庫生成裝置1，用于驅(qū)動電路可靠性模擬器4，生成表示各電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫6；單元延時劣化估算裝置2，用來邊參照可靠性庫6邊估算構成作為對象的LSI的各電路單元的延時的隨時間而發(fā)生的劣化程度(單元延時劣化程度11)；延遲計算機12，計算作為對象的LSI中的各電路單元的延時；邏輯模擬器15，以含有各電路單元的延時在內(nèi)的LSI定時為基礎模擬LSI的動作。延遲計算機12具有LSI定時劣化估算裝置18，用于根據(jù)單元延時劣化程度11，估算隨時間而發(fā)生的劣化后的LSI中的各電路單元的延時。邏輯模擬器15，以含有劣化前的LSI中的各電路單元的延時在內(nèi)的劣化前LSI定時8為基礎，模擬LSI的劣化前的動作，生成劣化前結果10，同時以包括劣化后的LSI中的各電路單元的延時在內(nèi)的劣化后LSI定時14為基礎，模擬LSI的劣化后的動作并生成劣化后結果17。下面說明圖1所示的本實施例的LSI的定時劣化模擬裝置的動作。(可靠性庫生成步驟)圖2示意性示出的是電路單元的一般性構成圖。如圖2所示，幾乎在所有的情況下，電路單元20都具有輸入端子21、輸出端子22、電源端子23和接地端子24。在單元網(wǎng)絡清單(CellnetList)7中，存放有各種電路單元的網(wǎng)絡清單。在電路單元中，有一般在ASIC的標準單元庫中都準備有的反相器，NAND門電路、NOR門電路和觸發(fā)器之類的邏輯電路。另外，除上述的通用電路單元之外，還可以制作為了構成LSI所必須的電路單元，并把它作為生成可靠性庫6的對象。在已存入于單元網(wǎng)絡清單7中的網(wǎng)絡清單中，可以應用比如說SPICE格式的清單。在單元網(wǎng)絡清單7中含有各電路單元中晶體管的尺寸與連接關系的信息，無源元件以及寄生元件及其連接關系的信息。在工藝參數(shù)5中存放有用來表示SPICE參數(shù)以及劣化的參數(shù)和制造上的參數(shù)等等。SPICE格式及SPICE參數(shù)記載于例如META-SOFTWARE社發(fā)行的HSPICEUSER’SMANUAL(1996年發(fā)行)中。可靠性庫生成裝置1首先決定作為對象的電路單元的種類并從單元網(wǎng)絡清單7中讀入該電路單元的網(wǎng)絡清單。然后，驅(qū)動電路可靠性模擬器4，邊參照可靠性模型3邊求出作為對象的電路單元的輸入輸出端子間的傳播延時的劣化程度對規(guī)定的動作條件的依賴性。電路可靠性模擬器4，參照工藝參數(shù)5借助于模擬估算晶體管的特性劣化，這種模擬器在比如說RobertH.Tuetal.“BerkeleyReliabilityTools-BERT”(IEEETransactiononComputer-AidedDesignofIntegratedCircuitsandSystems，1993，P1524-1534)中有所論述。在本實施例中，決定把電路單元的輸出負載電容和輸入信號的上升下降時間用作規(guī)定的動作條件。此外，為了估算對于隨經(jīng)過時間而發(fā)生的劣化程度的變化，也把輸入信號的開關次數(shù)定作動作條件。還有，決定用劣化后的延時與劣化前的延時之間的差表示傳播延時的劣化程度。圖3簡單示出了反相器的輸入信號和輸出信號在劣化前與劣化后的波形圖。在圖3中，實線表示劣化前的信號波形，虛線表示劣化后的信號波形。此外，VDD表示電源電位，GND表示接地電位。如圖3所示，若令劣化前的延時為t1，劣化后的延時為t2，結果就成為用式(1)所示的那種劣化后延時t2和劣化前延時t1之間的差Δt來表示傳播延時的劣化程度。把這一差Δt叫作延時劣化量。Δt＝t2-t1……(1)可靠性庫生成裝置1把上述3個動作條件的值分別設定為某一值，并和已經(jīng)讀了進來的作為對象電路單元的網(wǎng)絡清單的信息一起送往電路可靠性模擬器4，驅(qū)動電路可靠性模擬器4。電路可靠性模擬器4求得上述電路單元的各晶體管的特性劣化程度。可靠性庫生成裝置1從電路可靠性模擬器4那里接受上述電路單元的各晶體管的特性劣化程度，邊參照可靠性模型3，邊求出上述電路單元的延時劣化量。采用使這種動作在適當?shù)姆秶鷥?nèi)改變上述3個動作條件的值的情況下進行的辦法，求出上述電路單元的延時劣化量對上述3個動作條件的依賴性。該延時劣化量的動作條件依賴性可用函數(shù)或表表示，并輸出到可靠性庫6。使以上這樣的動作，對已存入于單元網(wǎng)絡清單7中的所有種類的電路單元按順序進行下去。其結果就將生成表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫6。在本實施例的可靠性庫6中，作為電路單元的特性劣化程度，可以用輸入端子與輸出端子之間的信號傳播延時的劣化程度，同時，作為規(guī)定的動作條件，可使用電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號的開關次數(shù)。圖4示出的是本實施例的可靠性庫6所具有表示電路單元的延時劣化量的動作條件依賴性的信息圖，而且示出的是在用表來表示的一個電路單元的一輸入輸出端子間的延時劣化量的動作條件依賴性的例子。如圖4所示，對3個動作條件即對輸入信號的開關次數(shù)〔次〕、輸入信號的上升時間〔nS〕和輸出負載電容〔PF〕的各值表示出了延時劣化量〔nS〕。在可靠性庫6中，也可以用函數(shù)表示圖4所示的那種信息。在這種情況下，在可靠性模型3中已先存放好了包含未知數(shù)的函數(shù)的式7，這種函數(shù)可以用曲線擬合法決定其未知數(shù)，使得與比如說圖4的表中的各動作條件和延時劣化量之間的關系吻合。延遲計算機12讀入記述構成作為對象的LSI的各電路單元的連接信息的LSI網(wǎng)絡清單9和記述各電路單元的延時對規(guī)定的動作條件的依賴性的延時庫13，計算構成上述LSI的所有電路單元的延時。LSI網(wǎng)絡清單9可以用DSPF(DetailedStandardParasiticFile(詳細標準寄生文件)，比如說登載于CadenceDesignSystem，Inc.的CadanceStandardParasiticFormat(1993)P.8-20上的DSPF)之類的格式來記述。另外，為了高精度化，在LSI網(wǎng)絡清單9中，理想的是把電路單元間的寄生電容和寄生電阻之類的寄生元件信息也包括在內(nèi)進行記述。另外，在延時庫13中，作為規(guī)定的動作條件，已給出了電路單元的輸出負載電容和輸入信號的上升下降時間。就是說，在延時庫13中已存放有尚未劣化時的各電路單元的延時的動作條件依賴性。在此作為一個例子，考慮計算圖5所示的信號通路中的反相器31的輸入輸出端子之間的傳播延時的情況。圖5所示的那種信號通路已記述于LSI網(wǎng)絡清單9中。首先，求出已連到反相器31的輸出端子36上的負載電容。在這種情況下，布線寄生元件34的電容和已連接到反相器31的輸出端子36上的反相器32的輸入電容之和將變成負載電容。其次，求出供往輸入端子35上的輸入信號的上升下降時間。為此，只要求得把布線寄生元件33的電容和反相器31的輸入電容之和作為負載電容時的2輸入NAND門電路3D的輸出信號的上升下降時間即可。這樣，先對反相器31求出輸出負載電容和輸入信號上升下降時間，再以此為基礎，邊參照延時庫13，邊計算反相器31的輸入輸出端子間的傳播延時。延遲計算機12對構成LSI的全部電路單元進行上述那種處理并把處理結果輸出到劣化前LSI定時8。劣化前LSI定時8可以用SDF(StandardDelayFormat(標準延時格式)，登載于比如說OpenVerilogInternational發(fā)行的StandardDelayFormatSpecificationVersion3.0，1995上)之類的格式記述。輸入向量16是為邏輯模擬LSI所必須的時間序列中所記述的LSI的輸入信號圖形。邏輯模擬器15讀入輸入向量16和劣化前LSI定時8，執(zhí)行已考慮了LSI的劣化前的動作定時的邏輯模擬，并把該模擬結果輸出到劣化前結果10。(單元延時劣化估算步驟)單元延時劣化估算裝置2，從構成作為對象的LSI的電路單元之內(nèi)，首先決定將成為對象的電路單元，并對該電路單元抽出在上述LSI的動作時的動作條件的值。具體地說，從LSI網(wǎng)絡清單9中抽出輸出負載電容9a，從劣化前LSI定時8抽出輸入信號的上升下降時間8a，以及從劣化前結果10抽出輸入信號開關次數(shù)10a。其次，邊參照可靠性庫6，邊根據(jù)已抽出的動作條件的值，估算作為對象的電路單元的延時劣化量。在可靠性庫6中用函數(shù)表示電路單元的延時劣化量的動作條件依賴性的情況下，把已抽了出來的動作條件的值代入函數(shù)中去，求出作為對象的電路單元的延時劣化量。另一方面，當在可靠性庫6中用表來表示電路單元的延時劣化量的動作條件依賴性的情況下，則可以相應于已抽出的動作條件的值，進行適當?shù)膬?nèi)插求出作為對象的電路單元的延時劣化量。把對構成作為對象的LSI的所有電路單元進行了上述那樣處理的結果，作為單元延時劣化程度11輸出。(LSI定時劣化估算步驟)延遲計算機12，這回除了LSI網(wǎng)絡清單9和延時庫13之外，還要讀入單元延時劣化程度11，用LSI定時劣化估算裝置18估算隨時間而發(fā)生的劣化后的上述LSI中的各電路單元的延時。由于從LSI網(wǎng)絡清單9和延時庫13中求出劣化前的LSI中的各電路單元的延時，故要把用差表示的單元延時劣化程度11加到各電路單元的延時上去。其結果，作為劣化后LSI定時14而輸出。劣化后LSI定時14也和劣化前LSI定時8一樣，可用SDF等的格式來記述。邏輯模擬器15，和對劣化前的LSI的情況一樣，讀入輸入向量16和劣化后LSI定時14，執(zhí)行已考慮了LSI的劣化后的動作定時的邏輯模擬，并把該模擬結果作為劣化后結果17輸出。這樣一來，倘采用本實施例。由于參照可靠性庫6，分別求出作為對象的LSI的電路單元的延時劣化程度，并根據(jù)該各電路單元的延時劣化程度，在估算了隨時間而發(fā)生的劣化后的LSI中的各電路單元的延時的基礎上進行LSI的劣化后的動作的模擬，故可以進行已考慮了LSI的實際動作中的信號通路的延時劣化現(xiàn)象的模擬。因此，在LSI的設計中，就可以避免對可靠性的過寬的性能參數(shù)要求。此外，在本實施例中，電路單元的輸入信號的上升下降時間定為僅僅從前一級的電路單元的輸出負載電容求出，但也可以從布線寄出電阻中取入信號波形變化效應來求。在這種情況下，可以得到更高精度的輸入信號的上升下降時間。還有，在本實施例中，可靠性模型3，作為定義用來表示電路單元的延時劣化程度的動作條件依賴性的模型，在可靠性庫生成裝置1之外構成，但已把它作成為這樣的模型已準備好了種種的函數(shù)式子，且可在可靠性庫生成裝置1一側選擇任意的函數(shù)式子。對此，為了簡化裝置，故也可作成為把可靠性模型3裝入到可靠性庫生成裝置1中去的構成。在實施例中，雖然作為電路單元以本身為一輸入一輸出的反相器為例進行了說明，但即使是對于輸入端子和輸出端子之中至少一方有多個端子的電路單元，也可以同樣地估算延時的劣化程度。在這種情況下，必須對于各輸入端子和各輸出端子之間的延時，即對于輸入端子與輸出端子的組合的個數(shù)的延時，估算劣化程度。在本實施例中，雖然為了估算單元延時劣化程度11。從本身為邏輯模擬的結果的劣化前結果10中抽出輸入信號開關次數(shù)10a來用，但在這種情況下，比如說要想估算動作10年后的劣化，則必須把表示10年這么長的動作的輸入向量16供給邏輯模擬器15。這是不現(xiàn)實的，實際上，可以用輸入向量16表示一定期間的動作，把劣化估算期間看作是這一一定期間的反復，用近似計算法來求得輸入信號開關次數(shù)10a。假定輸入向量16所表示的一定期間為T1輸入向量16所表示的一定期間T1內(nèi)的輸入信號開關次數(shù)為N1，劣化估算期間為T2，則可以用下述式子求出劣化估算期間T2內(nèi)的輸入信號開關次數(shù)N2。N2＝(T2/T1)·N1……(2)另外，還可以用表示一定期間T1內(nèi)的動作的輸入向量16執(zhí)行邏輯模擬，從這時的劣化前結果10中抽出輸入信號開關概率P，用動作頻率f和劣化估算期間T2，按照下式求出劣化估算期間T2內(nèi)的輸入信號開關次數(shù)。N2＝T2·f·p……(3)另外，在本實施例中，如果單元延時劣化估算裝置2從LSI網(wǎng)絡清單9中抽出作為布線電容和單元輸入電容和的輸出負載電容9a，可在從LSI網(wǎng)絡清單9中抽出布線電容的同時，預先將單元輸入電容存放于延時庫13中，然后從該延時庫13中抽出，單元延時劣化估算裝置2將兩者合起來相加得到輸出負載電容。再者，本實施例中，雖然劣化前LSI定時8和劣化后LSI定時14含有的是電路單元本身的延時，但也可以包含電路單元之間的布線延時。在這種情況下，延遲計算機12從LSI網(wǎng)絡清單9讀出布線電阻和布線電容等寄生元件的信息，同時從延時庫13中讀出輸出端子的驅(qū)動特性(例如輸出阻抗和輸出電流)，計算來自兩者的電路單元的與輸出端子連接的布線的延時，如果有的話，從劣化前LSI定時8和劣化后LSI定時14中輸出。這樣的話，可以達到邏輯模擬的高精度化。此外，在保持可靠性庫6中的電路單元的輸出端子驅(qū)動特性變化量的動作條件依存性的情況下，與計算延時劣化量同樣的方法計算用單元延時劣化估算裝置2和LSI定時劣化估算裝置18計算驅(qū)動特性劣化量，根據(jù)劣化后的驅(qū)動特性求出布線延時，對于劣化后LSI定時14的輸出情況，也可根據(jù)劣化后電路單元的特性變化考慮布線延時變化的效果。而且，在電路單元是由N型MOS晶體管和P型MOS晶體管構成的CMOS的情況下，有關熱載流子的劣化在N型中很顯著，而在P型中產(chǎn)生的劣化一般比N型中要少得多。因此，假定劣化只在N型中產(chǎn)生，也可以用電路可靠性模擬器4進行分析。第2實施例圖6示出的是本發(fā)明的第2實施例的LSI的定時劣化模擬裝置的構成的方框圖。在圖6中對于那些與示于圖1的第1實施例的LSI的定時劣化模擬裝置相同的構成要素賦予與圖1相同的標號。如圖6所示，在本實施例中，延遲計算機12A不具備LSI定時劣化估算裝置18，把LSI定時劣化估算裝置18另設于延遲計算機12A之外這一點上與第1實施例不同。LSI定時劣化估算裝置18的功能本身與第1實施例一樣，邊參照用單元延時劣化估算裝置2估算出來的單元延時劣化程度11，邊求出劣化后LSI定時14。另外，本實施例的LSI劣化模擬裝置整體的動作與第1實施例相同，這兒就略去詳細說明了。如上所述，倘采用本實施例，則除去可以得到與第1實施例相同的效果之外，還具有可以把現(xiàn)有的延遲計算機用作延遲計算機12A的效果。第3實施例圖7示出的是本發(fā)明的第3實施例的LSI的定時劣化模擬裝置的構成的方框圖。在圖7中，對那些與圖1所示的第1實施例的LSI的定時劣化模擬裝置相同的構成要素賦以與圖1相同的標號。如圖7所示，在本實施例中，延遲計算機12B除去LSI定時劣化估算裝置18之外，還有單元延時劣化估算裝置2，延遲計算機12B邊直接參照可靠性庫6邊求出劣化后LSI定時14這一點和第1實施例不同。本實施例的LSI的定時劣化模擬裝置全體的動作與第1實施形態(tài)相同，這里略去詳細說明。如上所述，倘采用本實施例，則除了可以得到與第1實施例同樣的效果之外，由于延遲計算機12B中內(nèi)藏有單元延時劣化估算裝置2，故整體的構成變得簡單了。第4實施例雖然本發(fā)明的第4實施例的LSI的定時劣化模擬裝置和第1實施例一樣，由圖1所示的那種結構構成，但是可靠性庫6對于電路單元的輸出信號的上升下降時間的劣化程度對規(guī)定的動作條件的依賴性也具有信息這一點不相同。就是說，在本實施例中，可靠性庫生成裝置1對于電路單元的輸出信號的上升下降時間的劣化程度也根據(jù)單元網(wǎng)絡清單7驅(qū)動電路可靠性模擬器4來求出對規(guī)定的動作條件的依賴性。下邊對本實施例的LSI的定時劣化模擬裝置的動作進行說明。在這里，僅僅對第1實施例的不同之點進行說明，除此之外免予說明。圖8示出的是反相器的輸入信號和輸出信號的劣化前和劣化后的波形圖。在圖8中，實線是劣化前的信號波形，虛線是劣化后的信號波形。如圖8所示，當反相器劣化時，輸入端子與輸出端子之間的傳播延時將從t1變?yōu)閠2。由于輸出晶體管的驅(qū)動能力劣化，故輸出信號的上升時間也將從ts1變ts2。還有在這里，輸出信號的上升時間用輸出信號電壓從電源電壓VDD的10％變到90％的時間表示。于是，在本實施例中，可靠性庫6對于電路單元的輸出信號的上升下降時間的劣化程度也把對規(guī)定的動作條件的依賴性定為表示電路單元的特性劣化程度的參數(shù)。作為規(guī)定的動作條件，和第1實施例一樣，利用電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號開關次數(shù)。此外，在本實施例中，與傳播延時的劣化程度一樣，如下式所示，把電路單元的輸出信號的上升下降時間的劣化程度表示為劣化后的上升下降時間ts2與劣化前的上升下降時間ts1之間的差Δts即劣化量。Δts＝ts2-ts1……(4)可靠性庫生成裝置1，除了延時劣化量之外，對于輸出信號的上升下降時間的劣化量，也和延時劣化量的情況下一樣求出對規(guī)定的動作條件的依賴性。就是說，把上述3個動作條件的值分別設定為某一值，并與已經(jīng)讀了進來的作為對象的電路單元的網(wǎng)絡清單的信息一起送往電路可靠性模擬器4，驅(qū)動電路可靠性模擬器4。電路模擬器4求得上述電路單元的各晶體管的特性劣化程度?？煽啃詭焐裳b置1接受來自電路可靠性模擬器4的上述電路單元的各晶體管的特性劣化程度，邊參照可靠性模型3，邊求出上述電路單元的輸出信號的上升下降時間的劣化量。采用在適當?shù)姆秶鷥?nèi)變化上述3個動作條件的值邊進行上述那樣的動作的辦法，求出輸出信號的上升下降時間的劣化量對上述3個動作條件的依賴性。該輸出信號的上升下降時間的劣化量的動作條件依賴性可以用表表示并輸出至可靠性庫6中去。上述這樣的動作對于已存入于單元網(wǎng)絡清單7中的所有種類的電路單元順次進行下去。圖9示出的是表示本實施例的可靠性庫6所具有的電路單元的輸出信號的上升下降時間的劣化量的動作條件依賴性的信息，并且是用表表示時的一個電路單元的一個輸出端子上的輸出信號的下降時間的劣化量的動作條件依賴性的例子。如圖9所示，對3個動作條件即輸入信號的開關次數(shù)〔次〕、輸入信號的上升時間〔nS〕和輸出負載電容〔pf〕的各值表示出了輸出信號的下降時間劣化量〔nS〕。另外，與第1實施例一樣，也可以用函數(shù)表示圖9所示的那樣的信息。單元延時劣化估算裝置2，邊參照表示延時劣化量和輸出信號的上升下降時間的劣化量的動作條件依賴性的可靠性庫6，邊估算作為對象的電路單元的延時劣化量。在此，作為一個例子，假定估算圖5所示的信號通路中的反相器31的延時劣化量。單元延時劣化估算裝置2首先特別指定作為對象的電路單元即反相器31和已連到其輸入端子35上的前級的電路單元30，并抽出其動作條件的值。對反相器31和前級的電路單元30分別從LSI網(wǎng)絡清單9中抽出負載電容9a、從劣化前LSI定時8中抽出輸入信號上升下降時間8a以及從劣化前結果10中抽出輸入信號開關次數(shù)10a。其次，根據(jù)已抽出的動作條件的值，邊參照可靠性庫6，首先計算前一級的電路單元30的輸出信號上升下降時間劣化量。把該劣化量加到已經(jīng)抽了出來的反相器31的輸入信號上升下降時間上，作為劣化后輸入信號上升下降時間。然后對反相器31，根據(jù)所求得的劣化后輸入信號上升下降時間和已經(jīng)抽出的輸出電容9a及輸入信號開關次數(shù)10a，邊參照可靠性庫6邊計算延時劣化量。如上所述，倘采用本實施例，則由參照表示延時劣化量和輸出信號上升下降時間的劣化量的動作條件依賴性的可靠性庫估算電路單元的延時劣化量，故可以執(zhí)行也考慮到了輸出信號波形因劣化而變的現(xiàn)象的模擬。因此，與參照不考慮因劣化而產(chǎn)生的輸出波形的變化，而僅僅表示延時劣化量的動作條件依賴性的可靠性庫估算電路單元的延時劣化量的第1實施例比較，可以進行精度更高的模擬。第5實施例本發(fā)明的第5實施例的LSI的定時劣化模擬，與第4實施例相同，是一種在示于圖1的構成中，可靠性庫6具有關于電路單元的輸出信號波形的上升下降時間的劣化程度的信息的裝置，但是，本實施例的特征是以劣化前的特性值與劣化后的特性值之比表示劣化程度。就是說，作成為以劣化后延時對劣化前延時之比表示電路單元的延時的劣化程度，以劣化后的輸出信號的上升下降時間對劣化前的輸出信號上升下降時間之比來表示電路單元的輸出信號的上升下降時間的劣化的裝置。下邊對本實施例的LSI的定時劣化模擬裝置的動作進行說明。其中僅僅對與第4實施例不同之處進行說明，除此之外不予說明。在第4實施例中，如式(1)和(4)所示，延時的劣化程度和輸出信號上升下降時間的劣化程度都用差表示。在本實施例中，如下式所示，延時的劣化程度用劣化后延時t2對劣化前延時t1之比R表示；輸出信號上升下降時間的劣化程度用劣化后的輸出信號上升下降時間ts2對劣化前的輸出信號上升下降時間ts1之比RS表示。R＝t1/t1……(5)RS＝ts2/ts1……(6)可靠性庫生成裝置1和求出可用差表示的延時劣化程度的情況一樣，求出可用此表示的延時劣化程度。就是說，和第1實施例一樣，邊使3個動作條件的值在適當?shù)姆秶鷥?nèi)變化，邊驅(qū)動電路可靠性模擬器4，求出作為對象的電路單元的延時的劣化比對上述3個動作條件的依賴性。同樣，求出作為對象的電路單元的輸出信號的上升下降時間的劣化比對上述3個動作條件的依賴性。圖10示出的是本實施例的可靠性庫6所具有的表示電路單元的延時劣化比的動作條件依賴性的信息，是用表表示時的一個電路單元的輸入輸出端子間的延時劣化比的動作條件依賴性的一個例子。如圖10所示，對于3個動作條件即輸入信號的開關次數(shù)〔次〕、輸入信號的上升時間〔nS〕和輸出負載電容〔fF〕的各值表示出了延時劣化比。對于輸出信號上升下降時間的劣化比的動作依賴性也可同樣地表示。另外，與第1實施例一樣，還可以用函數(shù)表示示于圖10的那種信息。單元延時劣化估算裝置2，邊參照表示延時劣化比和輸出信號的上升下降時間的劣化比的動作條件依賴性的可靠性庫6，邊估算作為對象的電路單元的延時劣化比。在此，作為一個例子，假定估算圖5所示的信號通路中的反相器31的延時劣化比。單元延時劣化估算裝置2首先特別指定作為對象的電路單元即反相器31和已連接到其輸入端子35上的前級的電路單元30，抽出其動作條件的值。然后，對反相器31和前級的電路單元30分別從LSI網(wǎng)絡清單9中抽出輸出負載電容9a、從劣化前LSI定時8中抽出輸入信號上升下降時間8a以及從劣化前結果10中抽出輸入信號開關次數(shù)10a。其次，根據(jù)已抽出的動作條件的值，邊參照可靠性庫6，首先計算前級電路單元30的輸出信號上升下降時間劣化比。給該劣化比乘上已抽出的反相器31的輸入信號上升下降時間作為劣化后的輸入信號上升下降時間。然后對反相器31，根據(jù)已求出的劣化后的輸入信號上升下降時間和已經(jīng)抽了出來的輸出負載電容9a及輸入信號開關次數(shù)10a，邊參照可靠性庫6邊計算延時劣化比。LSI定時劣化估算裝置18讀入LSI網(wǎng)絡清單9和延時庫13及用延時劣化比表示的單元延時劣化程度11，計算隨時間而發(fā)生的劣化后的LSI中的各電路單元的延時。由于從LSI網(wǎng)絡清單9和延時庫13中求得劣化前的LSI中的延時，故給它乘上以此表示的單元延時劣化程度11，把其結果作為劣化后LSI定時14而輸出。這一劣化后LSI定時14也和劣化前LSI定時8一樣可用SDF之類的格式記述。如上所述，倘采用本實施例，則由于在單元延時劣化程度11中可以用比率這么一種相對性的信息表示延時劣化程度，故即使是用互不相同的工藝參數(shù)生成比如說延時庫13和可靠性庫6的情況下，仍可以良好的精度進行模擬。第6實施例圖11示出的是本發(fā)明的第6實施例的LSI的定時劣化模擬裝置的構成圖。本實施例的LSI的定時劣化模擬裝置雖然由與第1實施例相同的結構構成，但可靠性庫6還具有關于各電路單元的延時劣化程度對加在電路單元上的電源電壓或溫度的依賴性的信息這一點上不相同。就是說，在本實施形態(tài)中，可靠性庫生成裝置1，對于電路單元的信號傳播延時或輸出信號的上升下降時間的劣化程度，在各種各樣的電源電壓或溫度下，根據(jù)單元網(wǎng)絡清單7，用電路可靠性模擬器4求出對規(guī)定的動作條件的依賴性。以下說明本實施例的LSI的定時劣化模擬裝置的動作。其中，僅僅對與第1實施例不同之處進行說明，其余則不予說明?？煽啃詭焐裳b置1，邊使加到電路單元上的電源電壓或溫度的值在適當?shù)姆秶鷥?nèi)變化，邊在各自的電源電壓或溫度下，和第1實施例一樣，邊使3個動作條件在適當?shù)姆秶鷥?nèi)變化，邊求出延時劣化量的動作條件依賴性。所求得的延時劣化量的每一電源電壓或每一溫度的動作條件依賴性可以用函數(shù)或表來表示，并輸往可靠性庫6中。把這樣的處理對電路單元的所有種類順次進行下去。圖12示出的是本實施例的可靠性庫6所具有的關于電路單元的延時劣化程度的信息，是用表表示的情況下的一個電路單元的一個輸入輸出端子間的延時劣化量的每一電源電壓的動作條件依賴性的例子。單元延時劣化裝置2，當供給以規(guī)定的電源電壓6時，就根據(jù)圖12所示的那種可靠性庫6所具有的信息，用內(nèi)插之類的辦法，生成表示該電源電壓61中的延時劣化量的動作條件依賴性的表或者函數(shù)。以下的處理和第1實施例相同。但是延時庫13對上述規(guī)定的電源電壓61必須預先生成。圖13示出的是本實施例的可靠性庫6所具有的關于電路單元的延時劣化程度的信息，是用表表示時的一個電路單元的一個輸入輸出端子之間的延時劣化量的每一溫度的動作條件依賴性的例子。單元延時劣化估算裝置2，當供給了規(guī)定的溫度62時，就根據(jù)圖13所示的那種可靠性庫6所有的信息，用內(nèi)插之類的辦法生成表示該溫度62下的延時劣化量的動作條件依賴性的表或函數(shù)式。以下的處理與第1實施例相同。但延時庫13對于上述規(guī)定的溫度62，需要預先生成。如上所述，倘采用本實施例，由于也可考慮LSI的劣化對電源電壓或溫度的依賴性，就變得可以在動作電源電壓或動作溫度的范疇之內(nèi)解析劣化后的LSI的動作了。此外，在本實施例中，對于LSI的劣化，雖然走向分別考慮對電源電壓的依賴性和對溫度的依賴性，但也可以把兩個合在一起考慮。在這種情況下，只要在可靠性庫6中對每一電源電壓準備好圖13所示的那樣的信息就行。此外，所設定的電源電壓或溫度，對LSI各設定一個值沒有關系，對每個電路單元從各種值中設定一個也沒有關系。第7實施例本發(fā)明的第7實施例是在對具有多個輸入端子的電路單元求得供往一個輸入端子上的輸入端子和輸出端子之間的信號傳播延時的劣化時，也參照輸往其他輸入端子的輸入信號的上升下降時間和開關次數(shù)來求得的例子。作為電路單元，考慮圖14所示的那種2輸入NAND門電路。在圖14中，A和B是輸入端子，Y是輸出端子。圖14所示的2輸入NAND門電路的晶體管級別的電路圖在CMOS的情況下如圖15所示。在圖14所示的2輸入NAND門電路中，輸入端子A和輸出端子Y之間的信號傳播延時的劣化，取決于送向輸入端子B的輸入信號(以下稱之為“輸入信號B”)的開關滯后現(xiàn)象。另一方面，輸入端子B和輸出端子Y之間的信號傳播延時的劣化取決于送向輸入端子A的輸入信號(以下稱之為“輸入信號A”)的開關滯后現(xiàn)象，特別是在輸出信號的下降邊時，因電流主要地在圖15中的已把N型MOS晶體管N1和N2串接起來的部分上流動，故信號傳播延時的劣化程度將受各N型MOS晶體管N1和N2的劣化程度的影響。因此，在本實施例中，可靠性庫生成裝置1將生成已考慮到對輸入信號A的開關次數(shù)和輸入信號B的開關次數(shù)的依賴性的可靠性庫6。圖16示出的是本實施例的可靠性庫6所具有的信息。在圖16中，Tis是輸入信號的上升下降時間，Cl是輸出負載電容。此外，表(table)n(Tis，Cl)(其中n＝1-9)是作成為把輸入信號A的開關次數(shù)定為示于其上方的值，同時把輸入信號B的開關次數(shù)定為示于其左方的值，使輸入信號的上升下降時間Tis和輸出負載電容Cl適當?shù)刈兓鞒傻谋硎据斎攵俗覣和輸出端子Y之間的信號傳播延時的劣化程度的表。單元延時劣化估算裝置2從劣化前結果10中抽出輸入信號開關次數(shù)10a。在輸入信號開關次數(shù)10a中，令輸入信號A的開關次數(shù)比如說為1013，輸入信號B的開關次數(shù)比如說為1015，則單元延時劣化估算裝置2把table7選作表。另外，在抽出了在可靠性庫6中尚未準備好的表的開關次數(shù)的情況下，可用內(nèi)插等辦法求出對于該開關次數(shù)的表。如上所述，倘采用本實施例。對于具有多個輸入端子的電路單元，可以也考慮到其他輸入端子上的輸入信號的上升下降時間和開關次數(shù)來求得一個輸入端子和輸出端子之間的信號傳播延時的劣化程度，而且與第1實施例比，可以提供模擬的精度。另外，在本實施例中，在可靠性庫6中，信息雖然是以表的形式表示的，但也可以用函數(shù)表示。在本實施例中，雖然是在輸入端子A和B上輸入信號的上升下降時間相等這一假定之下，在可靠性庫6中準備了表的，但也可假定輸入信號A的上升下降時間與輸入信號B的上升下降時間不同來準備表。在這種情況下，需要像表(table)n(Tisa，Tisb，Cl)這樣地進一步增加各表的維數(shù)。其中，Tisa是輸入信號A的上升下降時間，Tisb是輸入信號B的上升下降時間。第8實施例本發(fā)明的第8實施例是不用電路單元而代之以把關鍵通路之類的由多個電路組成的信號通路當作延時估算的單位。圖17是在本實施例中作為延時估算單位的信號通路的一個例子。圖17所示的從輸入端子A到輸出端子Y為止的信號通路由串接的4級電路單元51、52、53和54組成。2輸入NAND門電路51的一方的輸入端子與輸入端子A相連；反相器52的輸入端子與2輸入NAND門電路51的輸出端子相連；3輸入NAND門電路53一個輸入端子與反相器52的輸出端子相連；反相器54的輸入端子與3輸入NAND門電路53的輸出端子相連，且輸出端子與輸出端子Y相連。在像2輸入NAND門電路51或3輸入NAND門電路53那樣地有多個輸入端子的電路單元中，將其邏輯值固定于和所注意的信號通路50沒有關系的端子X1、X2和X3上，使得信號沿著信號通路流下去。在圖17所示的信號通路50中，在端子X1、X2、X3的信號上已先固定的邏輯值“1”。在本實施例中，假定把圖17所示的那種信號通路50作為具有輸入端子A和輸出端子B的一個電路單元來看待。除此之外與第1實施例是一樣的。就是說，單元延時劣化估算裝置2，對于構成LSI的電路單元之內(nèi)至少一部分電路單元，把由多個電路單元構成的信號通路作為一個單位來估算延時劣化程度；LSI定時劣化估算裝置18，則根據(jù)包括由單元延時劣化估算裝置2估算出來的信號通路的延時劣化程度在內(nèi)的單元延時劣化程度11估算隨時間而發(fā)生的劣化后的LSI中的上述通路的延時。并且，根據(jù)包括劣化后的LSI中的上述信號通路的延時在內(nèi)的劣化后LSI定時14模擬LSI的劣化后的動作。但是，在用LSI定時劣化估算裝置18進行的處理中，必須在LSI網(wǎng)絡清單9中先使之具有圖17所示的那樣的信號通路的定義信息，使得LSI網(wǎng)絡清單9與單元延時劣化程度11之間相互對應。如上所述，倘采用本實施例，由于把關鍵通路等的由多級電路單元構成的信號通路作為延時估算單位來對待，故對LSI的全部信號通路，與以電路單元為單位估算延時的第1實施例相比，可以簡單地執(zhí)行。而且還可以削減全體的運算處理量。在本實施例中，雖然假定與所關心的信號通路無關系的X1、X2、X3的信號是固定的，但也可以把該信號的實際的開關次數(shù)反映到信號通路的延時估算中去。此外，在本實施例中，雖然信號通路50由最小單位的電路單元構成，但也可以是具有多個階層構造。第9實施例像觸發(fā)器或鎖存器那樣存儲數(shù)據(jù)的電路單元，根據(jù)輸入數(shù)據(jù)信號和用于取入該輸入數(shù)據(jù)的時鐘信號之間的相位關系或輸入數(shù)據(jù)信號和時鐘信號的有效期間等等，進行正常動作或誤動作。因此，對于上述的相位關系或有效期間等等，事先定下不使電路單元進行誤動作的極限值，并對LSI內(nèi)的每一電路單元檢查是否上述相位關系或有效期間已超過了極限值，這種檢查用比如說邏輯模擬器進行。而把事先已定好的上述相位關系和有效期間等等極限值叫做定時校驗值(timingconstraints)。作為定時校驗值有建立時間、保持時間、最小脈沖寬度、恢復時間、拆卸(removable)時間以及釋放時間等等。在比如說觸發(fā)器的情況下，建立時間是決定在時鐘信號變?yōu)橛行У亩嚅L時間之前輸入數(shù)據(jù)信號必須確定下來的時間。而保持時間則是決定在時鐘信號變?yōu)橛行е笠恢蓖蠖嚅L時間為止必須保持輸入數(shù)據(jù)信號的時間。此外，最小脈寬是表示電路單元可進行正常動作的時鐘信號的有效期間(脈寬)的最小值。由于這樣的定時校驗值依賴于電路單元內(nèi)的信號傳播狀態(tài)，故若因隨時間而發(fā)生的劣化使電路單元內(nèi)的晶體管特性劣化，則電路單元內(nèi)的信號傳播狀態(tài)也將變化，所以需要與這種變化相配合地改變定時校驗值。本發(fā)明的第9實施例不僅對電路單元的延時，對電路單元的定時校驗值也估算劣化程度，并根據(jù)已估算出的電路單元的定時校驗值的劣化程度求出劣化后的定時校驗值以檢查LSI的動作定時。圖18示出了本發(fā)明的第9實施例的LSI的定時劣化模擬裝置的構成的方框圖。如圖18所示，本實施例的LSI的定時劣化模擬裝置具備有定時校驗值劣化估算裝置71，用于從可靠性庫6A所具有的定時校驗值的信息(定時校驗值6b)估算定時校驗值劣化程度72，劣化估算裝置70由單元延時劣化估算裝置2和定時校驗值劣化估算裝置71構成?？煽啃詭?A所具有的單元延時的信息(單元延時6a)具有和第1-第8實施例中的可靠性庫6相同的信息。另外，延時庫13A備有單元延時的信息(單元延時13a)和定時校驗值的信息(定時校驗值13b)，單元延時13a具有和第1-第8實施例的延時庫同樣的信息。首先，對延時庫13A中的定時校驗值13b的生成進行說明。在這里，以觸發(fā)器的建立時間的情況為例進行說明。對于時鐘信號變?yōu)橛行У臅r刻tc，在時刻tc之前，以適當?shù)臅r間間隔掃描(即使時鐘-輸入數(shù)據(jù)的相位差變化)輸入數(shù)據(jù)信號變?yōu)橛行У臅r刻td，把輸入數(shù)據(jù)正確地取入觸發(fā)器中去的時刻的界限時間差(tc-td)求出作為建立時間。建立時間這樣的定時校驗值，由于受時鐘信號和輸入數(shù)據(jù)信號的上升時間和下降時間(在建立時間中，在時鐘信號為邏輯值“1”時有效的電路單元的情況下，對時鐘信號來說不要下降時間)以及電路單元的電源電壓和溫度的影響，故以它們?yōu)閯幼鳁l件，使各動作條件在適當?shù)姆秶鷥?nèi)變化的同時求出定時校驗值，作為整體，求出定時校驗值的動作條件依賴性。通常延時庫生成裝置(沒畫出)驅(qū)動SPICE之類的電路模擬器(沒畫出，是一種與電路可靠性模擬器4不同的裝置)，進行上述那種分析。這樣一來，延時庫生成裝置，對于觸發(fā)器或鎖存器等的電路單元，分別求出定時校驗值的動作條件依賴性，并和電路單元的動作條件依存性的信息一起輸出到延時庫13A中去。圖19是延時庫13A的定時校驗值13b所具有的信息的一個例子，是表示劣化前的觸發(fā)器的建立時間的動作條件依賴性的例子。在圖19中，Tisck是時鐘信號的上升時間，Tisd是輸入數(shù)據(jù)信號的上升時間。在圖19中，電源電壓和溫度是固定的。其次，對可靠性庫6A中的定時校驗值6b的生成進行說明。定時校驗值的劣化程度除了時鐘信號和輸入數(shù)據(jù)信號的上升時間和下降時間，以及電路單元的電源電壓和溫度之外，還受時鐘信號和輸入數(shù)據(jù)信號的開關次數(shù)的影響，故以它們?yōu)閯幼鳁l件，邊使各動作條件在適當?shù)姆秶鷥?nèi)變化邊求出定時校驗值。作為整體，求出定時校驗值的劣化程度的動作條件依賴性。在這里假定以劣化后的定時校驗值tt2與劣化前的定時校驗值tt1之間的差Δtt即定時校驗值劣化量表示定時校驗值的劣化程度。Δtt＝tt2-tt1……(7)可靠性庫生成裝置1A，分別把各動作條件的值設定為某一值，并和已經(jīng)讀了進來的作為對象的電路單元的網(wǎng)絡清單7的信息一起送往可靠性模擬器4，并驅(qū)動電路可靠性模擬器4。電路可靠性模擬器4求得上述電路單元的各晶體管的特性劣化程度。可靠性庫生成裝置1A從電路可靠性模擬器4處接受上述電路單元的各晶體管的特性劣化程度，邊參照可靠性模型3邊求出上述電路單元的定時校驗值劣化量。若以觸發(fā)器的建立時間的劣化量為例，則對劣化前和劣化后，分別對時鐘信號變?yōu)橛行У臅r刻tc，在時刻tc之前以適當?shù)臅r間間隔掃描輸入數(shù)據(jù)信號變?yōu)橛行У臅r刻td，并把輸入數(shù)據(jù)正確地取入觸發(fā)器中去的時刻的界限時間差(tc-td)求出作為建立時間。從劣化前的時間差與劣化后的時間差之間的差求出劣化量。用邊使各動作條件的值在適當?shù)姆秶鷥?nèi)變化邊進行這樣的動作的辦法，求得上述電路單元的定時校驗值的劣化量的動作條件依賴性，這種定時校驗值劣化量的動作條件依賴性可以用函數(shù)或表表示，并輸出到可靠性庫6A的定時校驗值6b中去。以上這樣的動作對在已存放于單元網(wǎng)絡清單7中的電路單元之內(nèi)所需的電路單元順次進行下去(需要定時校驗值限于觸發(fā)器或鎖存器等電路單元)。圖20和圖21是可靠性庫6A的定時校驗值6b所具有的信息的一個例子。是表示觸發(fā)器的建立時間的劣化量的動作條件依賴性的信息。在圖20中，Tisck是時鐘信號的上升下降時間。Tisd是輸入數(shù)據(jù)信號的上升下降時間。另外，tablen(Tisck，Tisd)(其中n＝1-9)是一個表，使時鐘信號的開關次數(shù)變成示于其上方的值，同時使輸入數(shù)據(jù)信號的開關次數(shù)變成示于其左方的值，使時鐘信號的上升下降時間tisck和輸入數(shù)據(jù)信號的上升下降時間適當?shù)刈兓鞒傻?、表示建立時間劣化量。另外，在圖12中，(a)，(b)分別表示table1的例子和table2的例子。但是在圖20和圖21中，電源電壓和溫度是固定的。定時校驗值劣化估算裝置71從可靠性庫6A的定時校驗值6b求出定時校驗值劣化程度72。首先，從LSI網(wǎng)絡清單9中抽出需要求出劣化后的定時校驗值的電路單元(觸發(fā)器或鎖存器)。然后，對已抽出的所有電路單元按以下的步驟求定時校驗值的劣化量。對已抽出的電路單元，參照含于劣化前LSI定時8中的輸入信號的上升下降時間8a，順次抽出為了求得定時校驗值的劣化量所需的時鐘信號或輸入數(shù)據(jù)信號等的上升下降時間。此外，對于已抽出的電路單元，參照含于劣化前結果10中的輸入信號的開關次數(shù)10a，順次抽出為了求得定時校驗值的劣化量所需的時鐘信號或輸入信號等的開關次數(shù)。其次，參照可靠性庫6A的定時校驗值6b即定時校驗值劣化量的動作條件依賴性，從已抽出的時鐘信號或輸入數(shù)據(jù)信號等的上升下降時間和開關次數(shù)求出上述電路單元的定時校驗值的劣化量。在這種情況下，在用表表示定時校驗值6b的時候用內(nèi)插等等來求得。所求得的各電路單元的定時校驗值的劣化量向定時校驗值劣化程度72輸出。LSI定時劣化估算裝置18A，采用給本身為劣化前的LSI中的定時校驗值的延時庫13A的定時校驗值13b加上用差表示的定時校驗值劣化程度72的辦法，求得劣化后的LSI中的定時校驗值，并向劣化后LSI定時14A輸出。邏輯模擬器15A由于對LSI內(nèi)的觸發(fā)器或鎖存器可用邏輯模擬估算劣化后的時鐘信號或輸入數(shù)據(jù)信號的變化，故在劣化后的LSI中電路單元是否正常動作要根據(jù)劣化后LSI定時14A所含的定時校驗值進行檢查。例如對觸發(fā)器，假定時鐘信號變?yōu)橛行У臅r刻tc和輸入數(shù)據(jù)信號變?yōu)橛行У臅r刻td之間的時間差(tc-td)，在劣化前為3.0(nS)，在劣化后根據(jù)劣化后LSI定時14A進行邏輯模擬的結果是2.2(nS)。另外，假定作為定時校驗值的建立時間，在劣化前為2.1(nS)，劣化后為2.5(nS)。這時，由于在劣化前時間差(tc-td)比建立時間長，故判斷為觸發(fā)器正常動作。然而在劣化之后時間差(tc-td)對于建立時間還差0.3(nS)(＝2.5-2.2)，故觸發(fā)器不滿足定時校驗，被判斷為誤動作。邏輯模擬器15A把這樣的判斷結果輸出到劣化后結果17A中去。此外，在各實施例中，LSI的定時劣化模擬裝置，雖然設定為備有可靠性庫生成裝置1的構成，但可靠性庫生成裝置1和1A在本發(fā)明中并不是非有不可的構成要素。就是說，即使是作成為參照已事先作成的可靠性庫6和6A對LSI的劣化后的動作進行模擬的LSI的定時劣化模擬裝置，本發(fā)明也可實現(xiàn)。權利要求1.一種在設計階段預測LSI的隨時間而發(fā)生劣化并對LSI的劣化后的動作進行模擬的LSI的定時劣化模擬裝置，其特征是，具備單元延時劣化估算裝置，用于邊參照表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫，邊根據(jù)上述LSI的動作時的該電路單元的上述規(guī)定的動作條件的值，估算構成作為對象的LSI的各電路單元的延時的隨時間而發(fā)生的劣化程度；LSI定時劣化估算裝置，用于根據(jù)用上述單元延時劣化估算裝置估算出來的各電路單元的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的各電路單元的延時，且根據(jù)用上述LSI定時劣化估算裝置估算出來的劣化后的上述LSI中的各電路單元的延時，模擬上述LSI的劣化后的動作。2.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是具備可靠性庫生成裝置，用于用電路可靠性模擬器求出構成該電路的晶體管的特性劣化程度，再從所求得的各晶體管的特性劣化程度中求出該電路單元的特性劣化程度對上述規(guī)定的動作條件的依賴性，以生成上述可靠性庫。3.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是具備對劣化前的上述LSI中的各電路單元的延時進行估算的延遲計算機，根據(jù)用上述延遲計算機估算出來的劣化前的上述LSI中的各電路單元的延時，模擬上述LSI的劣化前的動作。4.根據(jù)權利要求3所述的LSI的定時劣化模擬裝置，其特征是上述LSI定時劣化估算裝置設置于上述延遲計算機內(nèi)。5.根據(jù)權利要求3所述的LSI的定時劣化模擬裝置，其特征是上述單元延時劣化估算裝置和LSI定時劣化估算裝置都設于上述延遲計算機內(nèi)。6.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是把輸入端子和輸出端子之間的信號傳播延時的劣化程度用作電路單元的特性劣化程度的庫。7.根據(jù)權利要求6所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是把電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號的開關次數(shù)用作規(guī)定的動作條件的庫。8.根據(jù)權利要求7所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是對具有多個輸入端子的電路單元，對于一個輸入端子和輸出端子之間的信號傳播延時的劣化程度，把送向其他輸入端子上去的輸入信號的開關次數(shù)和上升下降時間用作規(guī)定的動作條件的庫。9.根據(jù)權利要求7所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是把加到電路單元上的電源電壓用作規(guī)定的動作條件的庫。10.根據(jù)權利要求7所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是把電路單元的溫度用作規(guī)定的動作條件的庫。11.根據(jù)權利要求6所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是把輸出信號的上升下降時間的劣化程度用作電路單元的特性劣化程度的庫。12.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是表示電路單元的至少包括建立時間和保持時間在內(nèi)的定時校驗值的對規(guī)定的動作條件的依賴性的庫。該LSI的定時劣化模擬裝置具備定時校驗值劣化估算裝置，用于邊參照上述可靠性庫，邊根據(jù)上述LSI的動作時的該電路單元的上述規(guī)定的動作條件的值，估算構成作為對象的LSI的電路單元的定時校驗值的劣化程度，而且，上述LSI定時劣化估算裝置是根據(jù)用上述定時校驗值劣化估算裝置估算出來的上述電路單元的定時校驗值的劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的上述電路單元的定時校驗值的裝置，根據(jù)用上述LSI定時劣化估算裝置估算出來的上述電路單元的定時校驗值，估算在劣化后的上述LSI中上述電路單元是否正常動作。13.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是以表的形式表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的庫。14.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是以函數(shù)表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的庫。15.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是以劣化前的特性值與劣化后的特性值之間的差表示電路單元的特性劣化程度的庫，上述單元延時劣化估算裝置是用劣化前的延時與劣化后的延時之間的差表示各電路單元的延時劣化程度的裝置。16.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述可靠性庫是用劣化后的特性值對劣化前的特性值之比表示電路單元的特性劣化程度的庫，上述單元延時劣化估算裝置是用劣化前的延時與劣化后的延時之比表示各電路單元的延時劣化程度的裝置。17.根據(jù)權利要求1所述的LSI的定時劣化模擬裝置，其特征是上述單元延時劣化估算裝置，是對構成上述LSI的電路單元之內(nèi)至少一部分電路單元，以由多個電路單元構成的信號通路為單位，估算延時劣化程度的裝置，上述LSI定時劣化估算裝置，是根據(jù)用上述單元延時劣化估算裝置估算出來的信號通路的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的上述信號通路的延時的裝置，該LSI的定時劣化模擬裝置，是根據(jù)用上述LSI定時劣化估算裝置估算出來的劣化后的上述LSI中的上述信號通路的延時，模擬上述LSI的劣化后的動作的裝置。18.一種在設計階段預測LSI的隨時間而發(fā)生的劣化并模擬LSI的劣化后的動作的LSI的定時劣化模擬方法，其特征是具備下述步驟單元延時劣化估算步驟，用于邊參照表示電路單元的特性劣化程度對規(guī)定的動作條件的依賴性的可靠性庫，邊根據(jù)上述LSI的動作時的該電路單元的上述規(guī)定條件的值，估算構成作為對象的LSI的各電路單元的延時隨時間而發(fā)生的劣化程度；LSI定時劣化估算步驟，用于根據(jù)在上述單元延時劣化估算步驟中估算出來的電路單元的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的各電路單元的延時；模擬步驟，用于根據(jù)在上述LSI定時劣化估算步驟中估算出來的劣化后的上述LSI中的各電路單元的延時，模擬上述LSI的劣化后的動作。19.根據(jù)權利要求18所述的LSI的定時劣化模擬方法，其特征是具備可靠性庫生成步驟，用于對各電路單元，驅(qū)動電路可靠性模擬器求得構成該電路單元的晶體管的特性劣化程度，再從已求得的各晶體管的特性劣化程度求出該電路單元的特性劣化程度對上述規(guī)定的動作條件的依賴性，以生成上述可靠性庫。20.根據(jù)權利要求18所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是把輸入端子與輸出端子之間的信號傳播延時的劣化程度用作電路單元的特性劣化程度的庫。21.根據(jù)權利要求20所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是把電路單元的輸入信號的上升下降時間、輸出負載電容和輸入信號開關次數(shù)用作規(guī)定的動作條件的庫。22.根據(jù)權利要求21所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是對具有多個輸入端子的電路單元，對一個輸入端子與輸出端子之間的信號傳播延時的劣化程度，把輸入到其他輸入端子上的輸入信號的開關次數(shù)和上升下降時間用作規(guī)定的動作條件的庫。23.根據(jù)權利要求21所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是把加到電路單元上的電源電壓用作規(guī)定的動作條件的庫。24.根據(jù)權利要求21所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是把電路單元的溫度用作規(guī)定的動作條件的庫。25.根據(jù)權利要求20所述的LSI的定時劣化模擬方法，其特征是上述可靠性庫，是把輸出信號的上升下降時間的劣化程度用作電路單元的特性劣化程度的庫。26.根據(jù)權利要求18所述的LSI的定時劣化模擬方法，其特征是上述單元延時劣化估算步驟，是對構成上述LSI的電路單元中至少一部分電路單元，以由多個電路單元構成的信號通路為單位，估算延時劣化程度的步驟；上述LSI定時劣化估算步驟，是根據(jù)在上述單元延時劣化估算步驟中估算出來的信號通路的延時劣化程度，估算隨時間而發(fā)生的劣化后的上述LSI中的上述信號通路的延時的步驟；上述模擬步驟，是根據(jù)在上述LSI定時劣化估算步驟中估算出來的劣化后的上述LSI中的上述信號通路的延時，模擬上述LSI的劣化后的動作的步驟。全文摘要為避免對可靠性的過度要求,在設計階段預測LSI隨時間的劣化并模擬劣化后動作的裝置和方法。可靠性庫生成裝置驅(qū)動電路可靠性模擬器生成可靠性庫。單元延時劣化估算裝置,參照可靠性庫估算各單元延遲隨時間而劣化的程度。定時劣化估算裝置根據(jù)延遲劣化程度估算劣化后各單元的延遲,并生成劣化后定時。邏輯模擬器以劣化后定時為基礎,模擬劣化后動作。因此,可切合實際的動作以良好的精度表現(xiàn)各信號通路的定時劣化。文檔編號G06F11/26GK1175792SQ9711752公開日1998年3月11日申請日期1997年8月28日優(yōu)先權日1996年8月29日發(fā)明者米澤浩和申請人:松下電子工業(yè)株式會社