專利名稱：集成電路及該集成電路的測(cè)試方法
最早的芯片卡，如電話卡或病房卡等，基本上只能實(shí)現(xiàn)存儲(chǔ)功能。后來(lái)又增加了較簡(jiǎn)單的邏輯功能，如數(shù)字比較或產(chǎn)生偽隨機(jī)數(shù)等。隨著芯片卡在重大安全領(lǐng)域內(nèi)的使用日漸增多，譬如在銀行業(yè)中，需要部分存儲(chǔ)大量數(shù)值，有時(shí)甚至要存儲(chǔ)機(jī)密的數(shù)據(jù)，為此就需增用一微處理機(jī)，且該處理能實(shí)現(xiàn)復(fù)雜的保險(xiǎn)、編碼及/或鑒別操作。同時(shí)，加密方法也要求得越來(lái)越多，這便提高了計(jì)算成本。
當(dāng)今芯片卡中的半導(dǎo)體芯片含有既昂貴且又復(fù)雜的電路，根據(jù)規(guī)定，這些電路由一CPU、一ROM、一EEPROM(或EPROM)和一些模塊，以及一根連接上述設(shè)備的總線組成，這里所指的模塊為一UART，或是一協(xié)處理機(jī)。CPU至多只配給一RAM，實(shí)施時(shí)這種RAM通常為靜態(tài)RAM。由于靜態(tài)RAM耗費(fèi)大量的空間，所以通常它們都做得很小，且存儲(chǔ)容量小于1KB。此外，芯片卡產(chǎn)品還有一特點(diǎn)，就是它們與外界只有一到兩個(gè)串行接口，由此數(shù)據(jù)傳送的速度非常緩慢。由于內(nèi)部并行工作為8位，所以必須進(jìn)行串行/并行轉(zhuǎn)換，該轉(zhuǎn)換在CPU中是通過(guò)軟件控制由累加器實(shí)現(xiàn)的，因此這種轉(zhuǎn)換過(guò)程也運(yùn)行得非常慢。通常，數(shù)據(jù)傳送都是根據(jù)一ISO標(biāo)準(zhǔn)進(jìn)行定義的，且每秒只有幾千個(gè)字節(jié)，所以這對(duì)正規(guī)操作來(lái)講是不成問題的，用戶也可根據(jù)規(guī)定使用這種操作，使其成為一再一次加錢的錢袋。
然而，在提交給顧客時(shí)，上述復(fù)雜集成電路必須保證足夠的質(zhì)量，因此大量的測(cè)試工作是必不可少的。
這種產(chǎn)品測(cè)試工作通過(guò)一自測(cè)軟件來(lái)實(shí)現(xiàn)。為此，芯片卡產(chǎn)品都含有一測(cè)試存儲(chǔ)器，實(shí)施時(shí)為一ROM。該存儲(chǔ)器帶有自測(cè)軟件，芯片內(nèi)的通電復(fù)位元件利用該軟件進(jìn)行測(cè)試。自測(cè)軟件由各個(gè)測(cè)試程序組成，而測(cè)試程序則通過(guò)測(cè)試向量進(jìn)行調(diào)用。這種測(cè)試向量可經(jīng)由IO端口輸入。由于測(cè)試存儲(chǔ)器的尺寸受到限制，且各產(chǎn)品內(nèi)部大小都不一致，根據(jù)規(guī)定，測(cè)試存儲(chǔ)器內(nèi)并不包括所有測(cè)試程序。因此，其余的測(cè)試程序補(bǔ)裝于EEPROM內(nèi)且從此調(diào)用。為此便增加了許多編程與刪除過(guò)程，這些原來(lái)的測(cè)試過(guò)程持續(xù)時(shí)間更長(zhǎng)。
在半導(dǎo)體芯片上有許多ROM，作為ROM測(cè)試存儲(chǔ)器為其上面的一部件，它也含有用戶程序，如操作系統(tǒng)，還常帶有使用的子程序，如EEPROM寫、刪程序等。測(cè)試存儲(chǔ)器范圍要求占用整個(gè)ROM地址空間的一部分，這樣，當(dāng)出現(xiàn)錯(cuò)誤或故意以及誤用等情況時(shí)就可以進(jìn)入該地址范圍，依照確定的措施，在實(shí)現(xiàn)中斷測(cè)試期間存取該部分ROM地址范圍。
迄今為止的實(shí)現(xiàn)方法有一些缺點(diǎn)，一方面就是較慢，這樣測(cè)試時(shí)間持續(xù)過(guò)長(zhǎng)且又代價(jià)昂貴，另一方面，為了在測(cè)試期間能夠存取測(cè)試程序，這些測(cè)試程序必須能相當(dāng)穩(wěn)固地接入一ROM之中或有可能的話，將其保存在芯片上的EEPROM里，使之非易失。
因此，本發(fā)明的任務(wù)是，提供一電路裝置，它的測(cè)試速度很快，且具有很高的防誤用功能。
該任務(wù)由一集成電路來(lái)實(shí)現(xiàn)，它至少包括一CPU、一用戶ROM、一測(cè)試ROM以及一CPU內(nèi)部RAM。在此，測(cè)試ROM的地址空間位于用戶ROM的地址空間之內(nèi)，本發(fā)明的方法提供一切換裝置，使得要么存取用戶ROM，要么存取測(cè)試ROM。在本發(fā)明優(yōu)選的繼續(xù)發(fā)展中，其切換裝置可移至一不可逆狀態(tài)，僅允許存取用戶ROM。在這種方式下，測(cè)試ROM在測(cè)試階段結(jié)束后可以關(guān)閉，不再占用以前的地址空間。因此，現(xiàn)有可用的地址范圍內(nèi)已沒有空位，關(guān)閉的存儲(chǔ)器范圍可放到上述可用地址中去，因而由此并不會(huì)產(chǎn)生干擾。
在本發(fā)明的改進(jìn)中，測(cè)試ROM只有一啟動(dòng)測(cè)試工作必需的測(cè)試啟動(dòng)程序。對(duì)此，本身的測(cè)試程序?qū)懺贑PU外的一名叫X-RAM的附加RAM之中，工作時(shí)程序從此執(zhí)行。
權(quán)利要求7中給出了本發(fā)明的方法。測(cè)試程序只存儲(chǔ)在X-RAM中有個(gè)優(yōu)點(diǎn)，由于X-RAM為易失的，所以在測(cè)試完畢后只要切斷供電電壓就能刪掉測(cè)試程序。
由于芯片卡同外界的連接接點(diǎn)數(shù)目有限，所以通常只使用一串行輸入/輸出口。串行/并行或并行/串行轉(zhuǎn)換由CPU控制的累加器進(jìn)行接管。它需要軟件控制且較慢。為此，在本發(fā)明的改進(jìn)中含有一可活化及可去活化的寄存器，它們與輸入/輸出口以及一根內(nèi)部總線相連。因此測(cè)試程序可以非?？斓貙懭隭-RAM。
在本發(fā)明的另一實(shí)施方案中，可利用這種寄存器將測(cè)試產(chǎn)生的信號(hào)傳送到外部的測(cè)試儀器中去，以起到監(jiān)控作用。這樣，測(cè)試工作既安全又迅速。該信號(hào)在傳送前優(yōu)選地進(jìn)行了編碼，它們可通過(guò)寄存器進(jìn)行線性或非線性反饋，譬如，可采用一XOR門電路進(jìn)行反饋。但也可以采用其它門電路功能。
下面參照附圖的典型實(shí)施方案來(lái)闡述本發(fā)明。其中附

圖1為本發(fā)明集成電路的方框電路圖，附圖2為本發(fā)明優(yōu)選實(shí)施方案的詳細(xì)電路圖。
附圖1示出了一CPU及其RAM、一附加X-RAM和一非易失效的EEPROM，它們由一根總線相互連接起來(lái)。串行輸入/輸出口I/O通過(guò)總線與CPU內(nèi)的累加器(沒有示出)連接起來(lái)，累加器還用來(lái)進(jìn)行串行/并行轉(zhuǎn)換。一含大量用戶軟件的ROM與測(cè)試ROM通過(guò)切換裝置MUX接在總線上，切換工具M(jìn)UX可為一多種轉(zhuǎn)換器。典型地，切換裝置MUX由CPU通過(guò)輸入/輸出口I/O進(jìn)行控制，圖中用一箭頭St表示。
根據(jù)本發(fā)明的方法，ROM與測(cè)試ROM其中只有一通過(guò)切換裝置MUX與總線相接和進(jìn)行定址。ROM的定址至少有一部分等于測(cè)試ROM的定址。因此這部分地址就不能確定究竟是ROM的定址還是測(cè)試ROM的定址。
總線通過(guò)切換裝置MUX與ROM連接時(shí)是不可逆的，所以在測(cè)試過(guò)程中，測(cè)試ROM同總線是完全隔離開的。
優(yōu)選地，測(cè)試ROM只存儲(chǔ)一啟動(dòng)測(cè)試的測(cè)試啟動(dòng)程序。通電復(fù)位后，該程序被調(diào)用，繼而就可裝載外部X-RAM中的測(cè)試程序并在此得以執(zhí)行。測(cè)試程序?qū)懺赬-RAM里有個(gè)優(yōu)點(diǎn)，就是該運(yùn)行過(guò)程較快，而且又只是短效的，因此，當(dāng)供電電壓切斷后，X-RAM中的測(cè)試程序又可迅速被刪除。測(cè)試結(jié)束后，切換裝置MUX進(jìn)入不可逆狀態(tài)，通過(guò)總線已不能存取測(cè)試ROM。
附圖2較詳細(xì)地示出了本發(fā)明的另一優(yōu)選集成電路。正如上文所述，CPU可通過(guò)總線由地址譯碼器將SFR(專用功能寄存器)地址編給輸入/輸出口I/O，且其一側(cè)并聯(lián)在總線上。在通過(guò)SFR地址對(duì)輸入/輸出口I/O進(jìn)行控制時(shí)，輸入輸出數(shù)據(jù)便經(jīng)過(guò)總線流入或流出CPU。在CPU內(nèi)部，通過(guò)編程控制，由累加器的串行/并行或并行/串行轉(zhuǎn)換產(chǎn)生輸入或輸出數(shù)據(jù)。
根據(jù)本發(fā)明的方法，在傳輸電路中并聯(lián)一移位寄存器SR，這樣，在測(cè)試過(guò)程中，串行/并行或并行/串行轉(zhuǎn)換會(huì)變得更快。同樣，CPU也是通過(guò)SFR地址對(duì)移位寄存器SR進(jìn)行響應(yīng)和讀操作。為此，移位寄存器SR相應(yīng)需要一地址譯碼器SFR。CPU也可通過(guò)這些SFR地址對(duì)移位寄存器進(jìn)行活化及去活化操作。
計(jì)數(shù)器Z對(duì)脈沖Cl進(jìn)行計(jì)數(shù)，且在每個(gè)字過(guò)后發(fā)出一信號(hào)送給CPU，以控制X-RAM的寫入工作，同時(shí)也利用計(jì)數(shù)器Z將信息寫入移位寄存器SR，這樣就可以知道何時(shí)把要轉(zhuǎn)換的字寫到移位寄存器SR中去。
通常，由于集成電路中的CPU為8位并行工作方式，所以原則上一8位長(zhǎng)的移位寄存器就能滿足要求。為使數(shù)據(jù)流達(dá)到同步，必須留出一起始位。在計(jì)數(shù)器Z每計(jì)完8個(gè)脈沖后，讀入就產(chǎn)生一串行/并行轉(zhuǎn)換，由此將移位寄存器SR的內(nèi)容并行地送至總線上。
當(dāng)然，也可以在讀入每個(gè)字節(jié)前發(fā)出一起始位，以便使作為測(cè)試器的個(gè)人微機(jī)得到簡(jiǎn)化。但這需要一9位長(zhǎng)的移位寄存器。此外數(shù)據(jù)的傳送速率也會(huì)變小。
本發(fā)明在原理上對(duì)于各種CPU工作字寬均適用，具體地講，它也適用于16位、32位中央處理機(jī)。而移位寄存器只需一相應(yīng)的長(zhǎng)度就可以了。
測(cè)試工作的運(yùn)行過(guò)程大體如下首先，測(cè)試器發(fā)出一邏輯“0”信號(hào)，表明數(shù)據(jù)傳送開始。此時(shí)計(jì)數(shù)器Z打開，每過(guò)8個(gè)脈沖它就顯示接到一字節(jié)。CPU可由一專用信號(hào)獲知上述情況，但也可以用一軟件對(duì)該時(shí)間進(jìn)行調(diào)整，這樣更精確，效果更好。在等待周期內(nèi)，CPU等待著傳送開始，而此前X-RAM的地址計(jì)數(shù)器已調(diào)至開始狀態(tài)。傳送完畢之后緊接著就調(diào)用測(cè)試程序，之后CPU重新跳入接收等待周期。
在兩個(gè)傳送間歇內(nèi)，可讓計(jì)數(shù)器Z繼續(xù)運(yùn)行。這樣，在系統(tǒng)脈沖Cl之后的8個(gè)脈沖時(shí)間里，通過(guò)任意一功能裝置，內(nèi)部信號(hào)可與移位寄存器中的內(nèi)容進(jìn)行連接(收集階段)，在接下來(lái)的8個(gè)脈沖里再將信號(hào)發(fā)出(輸出階段)，典型化，上述功能裝置可采用一XOR。該種連接用一從移位寄存器SR指向XOR門電路的雙箭頭表示。實(shí)際上，移位寄存器SR的輸出信號(hào)是通過(guò)XOR反饋到它的輸入回路上的。XOR可通過(guò)編碼由CPU控制接通或關(guān)斷。在此由一箭頭Pf表示。在各個(gè)收集階段里，該過(guò)程都由一起始位進(jìn)行中斷，以便接收更新的數(shù)據(jù)流。內(nèi)部信號(hào)在收集階段中與移位寄存器連接有兩個(gè)原因。其一，可以檢驗(yàn)收集階段連接產(chǎn)生的8個(gè)數(shù)值是否正確，其二，沒有源信號(hào)傳至外界，這些信息也就不可能被誤用為電位干擾源了。
本發(fā)明的這種改進(jìn)提高了測(cè)試的保護(hù)功能，只要通過(guò)觀察內(nèi)部信號(hào)以識(shí)別出故障，就能較早地發(fā)現(xiàn)帶故障的芯片。
權(quán)利要求
1.集成電路，帶有一CPU、一用戶ROM以及一連接它們的總線，其特征在于，測(cè)試ROM也與總線相連，其地址空間位于用戶ROM的地址空間之內(nèi)，CPU外部RAM(XRAM)連在總線上，切換裝置(MUX)使得存取只能針對(duì)用戶ROM或測(cè)試ROM其中之一。
2.集成電路，帶有一CPU、一用戶ROM以及一連接它們的總線，只通過(guò)至少一串行輸入/輸出口(I/O)就可以對(duì)它進(jìn)行存取，而且通過(guò)CPU編程控制，由內(nèi)部串行/并行轉(zhuǎn)換產(chǎn)生輸入數(shù)據(jù)，或者由并行/串行轉(zhuǎn)換產(chǎn)生輸出數(shù)據(jù)，其特征在于，測(cè)試ROM也與總線相連，其地址空間位于用戶ROM的地址空間之內(nèi)，有一CPU外部RAM(XRAM)及切換裝置(MUX)，切換裝置使得存取只能針對(duì)用戶ROM或測(cè)試ROM其中之一。
3.根據(jù)權(quán)利要求1或2的集成電路，其特征在于，切換裝置(MUX)可移至一不可逆狀態(tài)，僅允許存取用戶ROM。
4.根據(jù)權(quán)利要求2或3的集成電路，其特征在于，串行輸入/輸出口(I/O)還通過(guò)一可活化又可去活化的移位寄存器(SR)同內(nèi)部總線連接起來(lái)，以產(chǎn)生串行/并行轉(zhuǎn)換。
5.根據(jù)權(quán)利要求4的集成電路，其特征在于，不可逆地實(shí)現(xiàn)移位寄存器(SR)的去活化作用。
6.根據(jù)權(quán)利要求4的集成電路，其特征在于，移位寄存器(SR)由邏輯門(XOR)進(jìn)行反饋。
7.測(cè)試集成電路的方法，該方法含有一CPU、一測(cè)試ROM以及一CPU外部RAM，步驟如下-通電復(fù)位后，實(shí)現(xiàn)在測(cè)試ROM中的測(cè)試啟動(dòng)程序激活，-由測(cè)試啟動(dòng)程序控制測(cè)試程序裝入RAM，并由CPU從此執(zhí)行程序，-測(cè)試結(jié)束后，刪去RAM中的測(cè)試程序，實(shí)現(xiàn)在測(cè)試ROM中的測(cè)試啟動(dòng)程序中斷執(zhí)行，且該中斷處于不可逆狀態(tài)。
8.根據(jù)權(quán)利要求7的方法，其特征在于，測(cè)試程序經(jīng)過(guò)一串行輸入/輸出口(I/O)以及一可接通的串行/并行轉(zhuǎn)換器寫入RAM之中。
全文摘要
一集成電路,它帶有一CPU及一用戶ROM,其特征在于,測(cè)試ROM的地址空間位于用戶ROM的地址空間之內(nèi),該集成電路還有一CPU外部RAM以及一切換裝置,此切換裝置使得存取只能針對(duì)用戶ROM或測(cè)試ROM其中之一,而且它可以置位在一不可逆狀態(tài),此時(shí)只允許存取用戶ROM。
文檔編號(hào)G06F11/22GK1251183SQ98803503
公開日2000年4月19日 申請(qǐng)日期1998年3月2日 優(yōu)先權(quán)日1997年3月19日
發(fā)明者J·諾勒斯, H·H·菲曼 申請(qǐng)人:西門子公司