專利名稱：半導(dǎo)體集成電路的數(shù)據(jù)傳送電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的數(shù)據(jù)傳送電路，更具體地說(shuō)，涉及用于具有數(shù)據(jù)傳送數(shù)據(jù)總線的計(jì)算機(jī)數(shù)據(jù)傳送電路。
在通常情況下，集成在半導(dǎo)體襯底上的微型計(jì)算機(jī)從ROM(只讀存儲(chǔ)器)讀出和執(zhí)行程序。圖7示出常規(guī)的微型計(jì)算機(jī)在ROM周圍的配置。在圖7中，將由程序計(jì)數(shù)器1進(jìn)行尋址的ROM2的二進(jìn)制數(shù)據(jù)并行地輸出到數(shù)據(jù)總線3上并送到指令譯碼器4中。
在具有該配置的微型計(jì)算機(jī)中，流過(guò)該數(shù)據(jù)總線的數(shù)據(jù)一般固定在正或負(fù)的邏輯電平上。如果通過(guò)使探針等與該數(shù)據(jù)總線接觸來(lái)非法地讀出在該數(shù)據(jù)總線3上的數(shù)據(jù)，則可在不希望有的情況下對(duì)存儲(chǔ)在ROM2中的程序進(jìn)行評(píng)價(jià)，從而造成安全方面的問(wèn)題。
本發(fā)明的目的在于提供一種能對(duì)于在數(shù)據(jù)總線上讀出的非法數(shù)據(jù)實(shí)現(xiàn)安全功能的半導(dǎo)體集成電路的數(shù)據(jù)傳送電路。
為了達(dá)到上述目的，按照本發(fā)明，提供一種半導(dǎo)體集成電路的數(shù)據(jù)傳送電路，它包括第1電路，用于輸出多位的數(shù)據(jù)；第2電路，用于通過(guò)數(shù)據(jù)總線接受來(lái)自該第1電路的數(shù)據(jù)；第1數(shù)據(jù)變換裝置，用于以第1變換規(guī)則來(lái)變換來(lái)自該第1電路的數(shù)據(jù)并將該數(shù)據(jù)輸出到數(shù)據(jù)總線上；以及第2數(shù)據(jù)變換裝置，用于以第2變換規(guī)則將來(lái)自數(shù)據(jù)總線的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)并將該數(shù)據(jù)輸出到第2電路中。


圖1是示出按照本發(fā)明的第1實(shí)施例的微型計(jì)算機(jī)的主要部分的框圖；圖2是示出圖1中示出的數(shù)據(jù)變換器的詳細(xì)配置的電路圖；圖3是示出按照本發(fā)明的第2實(shí)施例的數(shù)據(jù)變換器的詳細(xì)配置的電路圖；圖4是示出按照本發(fā)明的第3實(shí)施例的數(shù)據(jù)變換器的詳細(xì)配置的電路圖；圖5和6分別是示出按照本發(fā)明的第4實(shí)施例的數(shù)據(jù)變換器的詳細(xì)配置的電路圖；以及圖7是示出常規(guī)的微型計(jì)算機(jī)的主要部分的框圖。
以下將參照附圖詳細(xì)地描述本發(fā)明。圖1示出按照本發(fā)明的第1實(shí)施例的微型計(jì)算機(jī)的主要部分。本實(shí)施例的微型計(jì)算機(jī)包括程序計(jì)數(shù)器1，它被遞加1以順序地輸出地址數(shù)據(jù)；ROM2，它事先存儲(chǔ)待執(zhí)行的指令數(shù)據(jù)并使用來(lái)自程序計(jì)數(shù)器1的地址數(shù)據(jù)被訪問(wèn)；數(shù)據(jù)總線(指令總線)3，用于傳送從該ROM2讀出的數(shù)據(jù)的被變換的數(shù)據(jù)；指令譯碼器4，用于對(duì)從該ROM2讀出的數(shù)據(jù)進(jìn)行譯碼；第1數(shù)據(jù)變換器5，用于以第1變換規(guī)則來(lái)變換從該ROM2讀出的數(shù)據(jù)并對(duì)數(shù)據(jù)總線3輸出該被變換的數(shù)據(jù)；第2數(shù)據(jù)變換器6，用于以第2變換規(guī)則將在數(shù)據(jù)總線3上的被變換的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)；以及控制器7，用于輸出控制數(shù)據(jù)變換器5和6的控制信號(hào)CTL。
在具有該配置的計(jì)算機(jī)中，從ROM2順序地讀出數(shù)據(jù)，并對(duì)其譯碼和執(zhí)行。ROM2按照從程序計(jì)數(shù)器1輸出的地址信號(hào)通過(guò)數(shù)據(jù)變換器5輸出與數(shù)據(jù)總線3并行的多位(bit)的數(shù)據(jù)。指令譯碼器4通過(guò)數(shù)據(jù)變換器6接受在數(shù)據(jù)總線3上的數(shù)據(jù)并對(duì)其譯碼。
配置在ROM2與數(shù)據(jù)總線3之間的數(shù)據(jù)變換器5對(duì)從該ROM2輸出的數(shù)據(jù)進(jìn)行變換，并對(duì)數(shù)據(jù)總線3輸出該被變換的數(shù)據(jù)。配置在數(shù)據(jù)總線3與指令譯碼器4之間的數(shù)據(jù)變換器6將在數(shù)據(jù)總線3上的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)，并對(duì)指令譯碼器4輸出原來(lái)的數(shù)據(jù)?？刂破?對(duì)數(shù)據(jù)變換器5和6輸出控制信號(hào)CTL以控制數(shù)據(jù)變換操作。注意，數(shù)據(jù)變換器5和6具有相同的配置。
圖2示出數(shù)據(jù)變換器5和6的配置。注意，圖2示出從ROM2輸出的8位數(shù)據(jù)的1位。更具體地說(shuō)，數(shù)據(jù)變換器5和6各具有一個(gè)8位電路單元，該8位電路單元由對(duì)應(yīng)于從ROM2輸出的數(shù)據(jù)的各位的p溝道晶體管11、倒相器12和n溝道晶體管13構(gòu)成。
將p溝道晶體管11的漏連接到對(duì)應(yīng)的位輸入端BnIN(n是0至7的整數(shù))上，將源連接到對(duì)應(yīng)的位輸出端BnOUT上，其柵從控制器7接受控制信號(hào)CTL。將倒相器12的輸入端連接到對(duì)應(yīng)的位輸入端BnIN上。將n溝道晶體管13的漏連接到倒相器12的輸出端上，將源連接到對(duì)應(yīng)的位輸出端BnOUT上，其柵從控制器7接受控制信號(hào)CTL。
該位輸入端BnIN在數(shù)據(jù)變換器5中接受來(lái)自ROM 2的輸出數(shù)據(jù)Bn，并在數(shù)據(jù)變換器6中接受在數(shù)據(jù)總線3上的輸出數(shù)據(jù)Bn。數(shù)據(jù)變換器5將來(lái)自位輸出端BnOUT的數(shù)據(jù)Bn輸出到數(shù)據(jù)總線3上，數(shù)據(jù)變換器6將來(lái)自位輸出端BnOUT的數(shù)據(jù)Bn輸出到指令譯碼器4上。
控制器7檢測(cè)從程序計(jì)數(shù)器1輸出到ROM 2上的地址信號(hào)的最低有效位，以確定地址信號(hào)是偶數(shù)還是奇數(shù)。如果檢測(cè)到的地址信號(hào)是偶數(shù)，則控制器7將控制信號(hào)CTL設(shè)置成低電平，如果檢測(cè)到的地址信號(hào)是奇數(shù)，則控制器7將控制信號(hào)CTL設(shè)置成高電平。
低電平的控制信號(hào)CTL將數(shù)據(jù)變換器5和6中的晶體管11接通，將晶體管13關(guān)斷。在這種情況下，將從ROM 2輸出的8位數(shù)據(jù)的位B0至B7通過(guò)數(shù)據(jù)變換器5的對(duì)應(yīng)的晶體管11輸出到數(shù)據(jù)總線3上，然后通過(guò)數(shù)據(jù)變換器6的對(duì)應(yīng)的晶體管11輸出到指令譯碼器4中。
高電平的控制信號(hào)CTL將數(shù)據(jù)變換器5和6中的晶體管11關(guān)斷，將晶體管13接通。在這種情況下，從ROM 2輸出的8位數(shù)據(jù)的位B0至B7被數(shù)據(jù)變換器5的對(duì)應(yīng)的倒相器12在邏輯上倒相，通過(guò)對(duì)應(yīng)的晶體管13輸出到數(shù)據(jù)總線3上。8位數(shù)據(jù)的位B0至B7被數(shù)據(jù)變換器6的對(duì)應(yīng)的倒相器12在邏輯上倒相，并通過(guò)對(duì)應(yīng)的晶體管13輸出到指令譯碼器4中。
以這種方式，如果從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)，則在沒(méi)有任何變換的情況下將從ROM2輸出的數(shù)據(jù)傳送到指令譯碼器4中。如果地址信號(hào)是奇數(shù)，則由數(shù)據(jù)變換器5對(duì)從ROM2輸出的數(shù)據(jù)進(jìn)行變換，然后由數(shù)據(jù)變換器6變換回到原來(lái)的數(shù)據(jù)，并傳送到指令譯碼器4中。
按照從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)還是奇數(shù)來(lái)控制是否對(duì)在數(shù)據(jù)總線3上的數(shù)據(jù)的邏輯電平進(jìn)行倒相。即使通過(guò)使探針等與該數(shù)據(jù)總線3接觸來(lái)非法地讀出數(shù)據(jù)，被讀出的數(shù)據(jù)也與原來(lái)的數(shù)據(jù)不同，故存儲(chǔ)在ROM2中的數(shù)據(jù)難以來(lái)評(píng)價(jià)。這樣就實(shí)現(xiàn)了對(duì)于在數(shù)據(jù)總線上讀出的非法數(shù)據(jù)的安全功能。圖3示出按照本發(fā)明的第2實(shí)施例的數(shù)據(jù)變換器。第2實(shí)施例中的微型計(jì)算機(jī)具有與在第1實(shí)施例中的相同的配置。按照第2實(shí)施例，在圖1中示出的微型計(jì)算機(jī)中，圖3中的數(shù)據(jù)變換器105和106代替圖2中的數(shù)據(jù)變換器5和6。數(shù)據(jù)變換器105和106具有相同的配置。
在圖3中，數(shù)據(jù)變換器105和106各包括對(duì)應(yīng)于從ROM2輸出的數(shù)據(jù)的各位B0至B7配置的p溝道晶體管和n溝道晶體管14-0至14-7和15-0至15-7。
將p溝道晶體管14-0至14-7的漏連接到對(duì)應(yīng)的位輸入端B0IN至B7IN上，將源連接到對(duì)應(yīng)的位輸出端B0OUT至B7OUT上，其柵接受控制信號(hào)CTL。將n溝道晶體管15-0至15-7的漏連接到對(duì)應(yīng)的位輸入端B0IN至B7IN上，其柵接受控制信號(hào)CTL。
將對(duì)應(yīng)于8位數(shù)據(jù)的低4位B0至B3配置的n溝道晶體管15-0至15-3的源分別連接到對(duì)應(yīng)于8位數(shù)據(jù)的高4位B4至B7配置的p溝道晶體管14-4至14-7的源上。
將對(duì)應(yīng)于8位數(shù)據(jù)的高4位B4至B7配置的n溝道晶體管15-4至15-7的源分別連接到對(duì)應(yīng)于8位數(shù)據(jù)的低4位B0至B3配置的p溝道晶體管14-0至14-3的源上。
如在第1實(shí)施例中那樣，控制器7檢測(cè)出從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)還是奇數(shù)，并按照該檢測(cè)結(jié)果輸出控制信號(hào)CTL。低電平的控制信號(hào)CTL將數(shù)據(jù)變換器105和106中的晶體管14-0至14-7導(dǎo)通，將晶體管15-0至15-7關(guān)斷。
在這種情況下，通過(guò)數(shù)據(jù)變換器105的對(duì)應(yīng)的晶體管14-0至14-7將從ROM2輸出的8位數(shù)據(jù)的位B0至B7輸出到數(shù)據(jù)總線3上，并通過(guò)數(shù)據(jù)變換器106的對(duì)應(yīng)的晶體管14-0至14-7輸出到指令譯碼器4中。
高電平的控制信號(hào)CTL將數(shù)據(jù)變換器105和106中的晶體管14-0至14-7關(guān)斷，將晶體管15-0至15-7導(dǎo)通。在這種情況下，通過(guò)數(shù)據(jù)變換器105的晶體管15-0至15-3將從ROM 2輸出的8位數(shù)據(jù)的低4位B0至B3輸出到數(shù)據(jù)總線3的高4位B4至B7上，并作為低4位B0至B3通過(guò)數(shù)據(jù)變換器106的晶體管15-4至15-7輸出到指令譯碼器4中。
通過(guò)數(shù)據(jù)變換器105的晶體管15-4至15-7將從ROM 2輸出的8位數(shù)據(jù)的高4位B4至B7輸出到數(shù)據(jù)總線3的低4位B0至B3上，并作為高4位B4至B7通過(guò)數(shù)據(jù)變換器106的晶體管15-0至15-3輸出到指令譯碼器4中。
如上所述，如果從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)，則在沒(méi)有任何變換的情況下將從ROM2輸出的數(shù)據(jù)傳送到指令譯碼器4中。如果地址信號(hào)是奇數(shù)，則由數(shù)據(jù)變換器105來(lái)交換從ROM2輸出的數(shù)據(jù)的高4位與低4位，由數(shù)據(jù)變換器106再次交換高4位與低4位，將所得到的數(shù)據(jù)傳送到指令譯碼器4中。因而，可得到與第1實(shí)施例中相同的效果。圖4示出按照本發(fā)明的第3實(shí)施例的數(shù)據(jù)變換器。第3實(shí)施例中的微型計(jì)算機(jī)具有與第1實(shí)施例中相同的配置。在第3實(shí)施例中，圖4中的數(shù)據(jù)變換器205和206代替圖1中的數(shù)據(jù)變換器5和6。數(shù)據(jù)變換器205和206具有相同的配置。
在圖4中，數(shù)據(jù)變換器205和206各包括對(duì)應(yīng)于從ROM 2輸出的數(shù)據(jù)的最低有效位B0配置的p溝道晶體管和n溝道晶體管16-0和17-0，和對(duì)應(yīng)于該數(shù)據(jù)的最高有效位B7配置的p溝道晶體管和n溝道晶體管16-7和17-7。
將p溝道晶體管16-0和16-7的漏連接到對(duì)應(yīng)的位輸入端B0IN和B7IN上，將源連接到對(duì)應(yīng)的位輸出端B0OUT和B7OUT上，其柵接受控制信號(hào)CTL。
將n溝道晶體管17-0和17-7的漏連接到對(duì)應(yīng)的位輸入端B0IN和B7IN上，其柵接受控制信號(hào)CTL。將n溝道晶體管17-0的源連接到p溝道晶體管16-7的源上，將n溝道晶體管17-7的源連接到p溝道晶體管16-0的源上。
位輸入端B1IN、B2IN、B3IN、B4IN、B5IN和B6IN分別直接連接到位輸出端B1OUT、B2OUT、B3OUT、B4OUT、B5OUT和B6OUT上。
低電平的控制信號(hào)CTL將數(shù)據(jù)變換器205和206中的晶體管16-0和16-7導(dǎo)通，將晶體管17-0和17-7關(guān)斷。在這種情況下，通過(guò)數(shù)據(jù)變換器205的晶體管16-0和16-7將從ROM 2輸出的8位數(shù)據(jù)的位B0和B7輸出到指令數(shù)據(jù)總線3的位B0和B7上，并通過(guò)數(shù)據(jù)變換器206的晶體管16-0和16-7作為位B0和B7輸出到指令譯碼器4中。
高電平的控制信號(hào)CTL將數(shù)據(jù)變換器205和206中的晶體管17-0和17-7導(dǎo)通，將晶體管16-0和16-7關(guān)斷。在這種情況下，通過(guò)數(shù)據(jù)變換器205的晶體管17-0將從ROM 2輸出的8位數(shù)據(jù)的最低有效位B0輸出到指令數(shù)據(jù)總線3的最高有效位B7上，并作為最低有效位B0通過(guò)數(shù)據(jù)變換器206的晶體管17-7輸出到指令譯碼器4中。
通過(guò)數(shù)據(jù)變換器205的晶體管17-7將從ROM2輸出的8位數(shù)據(jù)的最高有效位B7輸出到指令數(shù)據(jù)總線3的最低有效位B0上，并作為最高有效位B7通過(guò)數(shù)據(jù)變換器206的晶體管17-0輸出到指令譯碼器4中。
如果從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)，則在沒(méi)有由數(shù)據(jù)變換器205和206進(jìn)行任何變換的情況下將從ROM2輸出的數(shù)據(jù)傳送到指令譯碼器4中。如果地址信號(hào)是奇數(shù)，則由數(shù)據(jù)變換器205來(lái)交換從ROM2輸出的數(shù)據(jù)的最高與最低有效位，由數(shù)據(jù)變換器206再次交換最高與最低有效位，將所得到的數(shù)據(jù)傳送到指令譯碼器4中。因而，可得到與第1實(shí)施例中相同的效果。圖5和6示出按照本發(fā)明的第4實(shí)施例的數(shù)據(jù)變換器。第4實(shí)施例中的微型計(jì)算機(jī)具有與第1實(shí)施例中幾乎相同的配置。在第4實(shí)施例中，圖5中的數(shù)據(jù)變換器305和圖6中的數(shù)據(jù)變換器306代替圖1中的數(shù)據(jù)變換器5和6。
在圖5中，數(shù)據(jù)變換器305包括對(duì)應(yīng)于從ROM2輸出的數(shù)據(jù)的位B0至B7配置的p溝道晶體管和n溝道晶體管18-0至18-7和19-0至19-7，以及一個(gè)用于將輸入數(shù)據(jù)左移預(yù)定的位數(shù)(反時(shí)針循環(huán)位移)的移位寄存器20。
將p溝道晶體管18-0至18-7的漏連接到對(duì)應(yīng)的位輸入端B0IN至B7IN上，將源連接到對(duì)應(yīng)的位輸出端B0OUT至B7OUT上，其柵接受控制信號(hào)CTL。
將移位寄存器20的并行輸入端連接到對(duì)應(yīng)的位輸入端B0IN至B7IN上。將n溝道晶體管19-0至19-7的漏連接到移位寄存器20的對(duì)應(yīng)的位并行輸出端上，將源連接到對(duì)應(yīng)的位輸出端B0OUT至B7OUT上，其柵接受控制信號(hào)CTL。
在圖6中，數(shù)據(jù)變換器306包括對(duì)應(yīng)于從ROM2輸出的數(shù)據(jù)的位B0至B7配置的p溝道晶體管和n溝道晶體管21-0至21-7和22-0至22-7，以及一個(gè)用于將輸入數(shù)據(jù)右移預(yù)定的位數(shù)(順時(shí)針循環(huán)位移)的移位寄存器23。
將p溝道晶體管21-0至21-7的漏連接到對(duì)應(yīng)的位輸入端B0IN至B7IN上，將源連接到對(duì)應(yīng)的位輸出端B0OUT至B7OUT上，其柵接受控制信號(hào)CTL。
將移位寄存器23的并行輸入端連接到對(duì)應(yīng)的位輸入端B0IN至B71N上。將n溝道晶體管22-0至22-7的漏連接到移位寄存器23的對(duì)應(yīng)位的并行輸出端上，將源連接到對(duì)應(yīng)的位輸出端B0OUT和B7OUT上，其柵接受控制信號(hào)CTL。
低電平的控制信號(hào)CTL將數(shù)據(jù)變換器305和306中的晶體管18-0至18-7和21-0至21-7導(dǎo)通，將晶體管19-0至19-7和22-0至22-7關(guān)斷。在這種情況下，通過(guò)數(shù)據(jù)變換器305的對(duì)應(yīng)的晶體管18-0至18-7將從ROM 2輸出的8位數(shù)據(jù)的位B0至B7輸出到指令數(shù)據(jù)總線3上，并通過(guò)數(shù)據(jù)變換器306的對(duì)應(yīng)的晶體管21-0至21-7輸出到指令譯碼器4中。
高電平的控制信號(hào)CTL將數(shù)據(jù)變換器305和306中的晶體管19-0至19-7和22-0至22-7導(dǎo)通，將晶體管18-0至18-7和21-0至21-7關(guān)斷。在這種情況下，由數(shù)據(jù)變換器305的移位寄存器20將從ROM2輸出的8位數(shù)據(jù)的位B0至B7反時(shí)針循環(huán)位移預(yù)定的位數(shù)，并通過(guò)對(duì)應(yīng)的晶體管19-0至19-7輸出到指令數(shù)據(jù)總線3上。其后，由數(shù)據(jù)變換器306的移位寄存器23將位B0至B7順時(shí)針循環(huán)位移預(yù)定的位數(shù)，并通過(guò)對(duì)應(yīng)的晶體管22-0至22-7輸出到指令譯碼器4中。
以這種方式，如果從程序計(jì)數(shù)器1輸出的地址信號(hào)是偶數(shù)，則在沒(méi)有由數(shù)據(jù)變換器305和306進(jìn)行任何變換的情況下將從ROM2輸出的數(shù)據(jù)傳送到指令譯碼器4中。如果地址信號(hào)是奇數(shù)，則由數(shù)據(jù)變換器305使從ROM2輸出的數(shù)據(jù)進(jìn)行反時(shí)針循環(huán)位移，由數(shù)據(jù)變換器306使被移位的數(shù)據(jù)進(jìn)行順時(shí)針循環(huán)位移以回到原來(lái)的數(shù)據(jù)，將所得到的數(shù)據(jù)傳送到指令譯碼器4中。
因而，可得到與第1實(shí)施例中相同的效果。注意，可由數(shù)據(jù)變換器305對(duì)數(shù)據(jù)進(jìn)行順時(shí)針循環(huán)位移，由數(shù)據(jù)變換器306對(duì)數(shù)據(jù)進(jìn)行反時(shí)針循環(huán)位移。
在以上描述的第1至第4實(shí)施例中，當(dāng)由程序計(jì)數(shù)器1輸出的地址信號(hào)是奇數(shù)時(shí)對(duì)數(shù)據(jù)進(jìn)行變換，而當(dāng)?shù)刂沸盘?hào)是偶數(shù)時(shí)可對(duì)數(shù)據(jù)進(jìn)行變換。在這種情況下，當(dāng)?shù)刂沸盘?hào)是偶數(shù)時(shí)，將控制信號(hào)CTL設(shè)置于高電平，或?qū)溝道晶體管和n溝道晶體管交換。
在第1至第4實(shí)施例中，當(dāng)由程序計(jì)數(shù)器1輸出的地址信號(hào)是奇數(shù)時(shí)，控制器7對(duì)數(shù)據(jù)進(jìn)行變換，但可命令數(shù)據(jù)變換器5、6、105、106、205、206、305和306在從CPU(中央處理單元；未示出)等接受到圖1中示出的特定的指令A(yù)時(shí)進(jìn)行數(shù)據(jù)變換?？梢砸源_定或非確定的周期來(lái)輸出該特定的指令A(yù)。另外，控制器7可采取基于地址信號(hào)的數(shù)據(jù)變換和基于來(lái)自CPU的指令的數(shù)據(jù)變換。
在第1至第4實(shí)施例中，將本發(fā)明應(yīng)用于ROM2與指令譯碼器4之間的數(shù)據(jù)傳送。但是，本發(fā)明不限于此，而是可應(yīng)用于其它的數(shù)據(jù)傳送系統(tǒng)。再有，傳送數(shù)據(jù)的位數(shù)不限于8。
如以上已描述的那樣，按照本發(fā)明，由第1數(shù)據(jù)變換器來(lái)變換從第1電路輸出的數(shù)據(jù)并輸出到數(shù)據(jù)總線上，由第2數(shù)據(jù)變換器將經(jīng)過(guò)數(shù)據(jù)總線傳送的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)。流過(guò)數(shù)據(jù)總線的數(shù)據(jù)可不同于原來(lái)的數(shù)據(jù)，該數(shù)據(jù)變得難以非法地得到。結(jié)果，可實(shí)現(xiàn)對(duì)于在數(shù)據(jù)總線上讀出的非法數(shù)據(jù)的安全功能。
微型計(jì)算機(jī)包括控制器，該控制器用于根據(jù)從第1電路讀出數(shù)據(jù)的地址信號(hào)確定由第1和第2數(shù)據(jù)變換器對(duì)輸入數(shù)據(jù)進(jìn)行變換還是直接輸出。按照地址信號(hào)對(duì)數(shù)據(jù)進(jìn)行變換或不進(jìn)行變換，以進(jìn)一步改善安全功能。
再者，微型計(jì)算機(jī)包括控制器，該控制器用于根據(jù)外部指令確定由第1和第2數(shù)據(jù)變換器對(duì)輸入數(shù)據(jù)進(jìn)行變換還是直接輸出。按照指令對(duì)數(shù)據(jù)進(jìn)行變換或不進(jìn)行變換，以進(jìn)一步改善安全功能。
權(quán)利要求
1．一種半導(dǎo)體集成電路的數(shù)據(jù)傳送電路，其特征在于，包括第1電路(2)，用于輸出多位數(shù)據(jù)；第2電路(4)，用于通過(guò)數(shù)據(jù)總線(3)接受來(lái)自所述第1電路的數(shù)據(jù)；第1數(shù)據(jù)變換裝置(5)，用于以第1變換規(guī)則對(duì)來(lái)自所述第1電路的數(shù)據(jù)進(jìn)行變換并將數(shù)據(jù)輸出到數(shù)據(jù)總線上；以及第2數(shù)據(jù)變換裝置(6)，用于以第2變換規(guī)則將來(lái)自數(shù)據(jù)總線的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)并將該數(shù)據(jù)輸出到所述第2電路中。
2．如權(quán)利要求1中所述的電路，其特征在于所述第1電路是按照地址來(lái)存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，以及所述傳送電路還包括控制裝置(7)，該控制裝置(7)用于根據(jù)從該存儲(chǔ)器讀出數(shù)據(jù)的地址信號(hào)控制所述第1和第2數(shù)據(jù)變換裝置的數(shù)據(jù)變換操作。
3．如權(quán)利要求2中所述的電路，其特征在于所述控制裝置根據(jù)供給該存儲(chǔ)器的奇數(shù)/偶數(shù)地址信號(hào)控制所述第1和第2數(shù)據(jù)變換裝置的數(shù)據(jù)變換操作的通/斷狀態(tài)。
4．如權(quán)利要求2中所述的電路，其特征在于所述傳送電路還包括程序計(jì)數(shù)器(1)，該程序計(jì)數(shù)器(1)被遞加1以順序地對(duì)該存儲(chǔ)器供給地址信號(hào)，以及所述第2電路是用于對(duì)從該存儲(chǔ)器讀出的數(shù)據(jù)進(jìn)行譯碼的指令譯碼器。
5．如權(quán)利要求1中所述的電路，其特征在于還包括控制裝置(7)，該控制裝置(7)用于根據(jù)外部指令來(lái)控制所述第1和第2數(shù)據(jù)變換裝置的數(shù)據(jù)變換操作。
6．如權(quán)利要求1中所述的電路，其特征在于所述第1和第2數(shù)據(jù)變換裝置作為第1和第2變換規(guī)則對(duì)構(gòu)成數(shù)據(jù)的位信號(hào)的邏輯電平進(jìn)行倒相。
7．如權(quán)利要求1中所述的電路，其特征在于數(shù)據(jù)由至少2位、高位和低位信號(hào)構(gòu)成，以及所述第1和第2數(shù)據(jù)變換裝置作為第1和第2變換規(guī)則將高n(n是正整數(shù))位信號(hào)與低n位信號(hào)交換。
8．如權(quán)利要求7中所述的電路，其特征在于數(shù)據(jù)由多個(gè)高位信號(hào)和多個(gè)低位信號(hào)構(gòu)成，以及所述第1和第2數(shù)據(jù)變換裝置作為第1和第2變換規(guī)則將多個(gè)高位信號(hào)與多個(gè)低位信號(hào)交換。
9．如權(quán)利要求7中所述的電路，其特征在于數(shù)據(jù)由多個(gè)位信號(hào)構(gòu)成，以及所述第1和第2數(shù)據(jù)變換裝置作為第1和第2變換規(guī)則交換最高與最低有效位。
10．如權(quán)利要求1中所述的電路，其特征在于數(shù)據(jù)由多個(gè)位信號(hào)構(gòu)成，以及所述第1數(shù)據(jù)變換裝置作為第1變換規(guī)則對(duì)每一個(gè)位信號(hào)進(jìn)行順時(shí)針和反時(shí)針循環(huán)位移操作中的一個(gè)，以及所述第2數(shù)據(jù)變換裝置作為第2變換規(guī)則進(jìn)行順時(shí)針和反時(shí)針循環(huán)位移操作中的另一個(gè)。
全文摘要
一種半導(dǎo)體集成電路的數(shù)據(jù)傳送電路包括第1電路、第2電路以及第1和第2數(shù)據(jù)變換器。第1電路輸出多位數(shù)據(jù)。第2電路通過(guò)數(shù)據(jù)總線接受來(lái)自第1電路的數(shù)據(jù)。第1數(shù)據(jù)變換器以第1變換規(guī)則對(duì)來(lái)自第1電路的數(shù)據(jù)進(jìn)行變換并將該數(shù)據(jù)輸出到數(shù)據(jù)總線上。第2數(shù)據(jù)變換器以第2變換規(guī)則將來(lái)自數(shù)據(jù)總線的數(shù)據(jù)變換回到原來(lái)的數(shù)據(jù)并將該數(shù)據(jù)輸出到第2電路中。
文檔編號(hào)G06F21/22GK1229952SQ99104309
公開(kāi)日1999年9月29日 申請(qǐng)日期1999年3月24日 優(yōu)先權(quán)日1998年3月24日
發(fā)明者坂田忠臣 申請(qǐng)人:日本電氣株式會(huì)社