時序改善電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種時序改善電路，特別是一種電腦關(guān)機時序改善電路。
【背景技術(shù)】
[0002]PC (Personal Computer,個人電腦)電源不僅輸出電壓,還要與主板有信號聯(lián)系，兩者在時間次序上有一定的關(guān)系，稱作時序。時序是電源與主板良好配合的重要條件，也是導(dǎo)致電腦無法正常開關(guān)機，以及電源與主板不兼容的最常見原因。
[0003]時序中最重要的是電源輸出電壓(3V、5V、12V等)與P.G (Power good，電源良好)信號及PS0N# (Power 0n，開啟電源)信號之間的關(guān)系。P.G信號由電源控制，代表電源是否準備好，PS0N#信號則由主板控制，表示是否要開機。
[0004]電腦開關(guān)機的工作過程如下:電源在交流線通電后，輸出一個電壓+5VSB(備份電源)到主板，主板上的少部分線路開始工作，并等待開機的操作，這叫做待機狀態(tài)；當(dāng)按下主機開關(guān)時，主板就把PS0N#信號變成低電平(0V?0.8V)，電源接到低電平的PS0N#信號后開始啟動并產(chǎn)生所有的輸出電壓，在所有輸出電壓正常建立后的0.1?0.5秒內(nèi)，電源將會把P.G信號變成高電平(2.4V?5.25V)傳回給主板，表示電源已經(jīng)準備好，然后主板開始啟動和運7TT
[0005]正常關(guān)機時，主板在完成所有關(guān)機操作后，把PS0N#信號恢復(fù)成高電平(2V?5.25V)，電源關(guān)閉所有輸出電壓和P.G信號，只保留+5VSB輸出，整個主機又恢復(fù)到待機狀態(tài)。當(dāng)非正常關(guān)機時，主板無法給出關(guān)機信號，此時電源會探測到交流電斷電，并把P.G信號變?yōu)榈碗娖?0V?0.4V)通知主板，主板立刻進行硬件的緊急復(fù)位，以保護硬件不會受損。
[0006]當(dāng)PS0N#信號恢復(fù)成高電平之后，主板電源接口輸出低電平的P.G信號給南橋、北橋，以通知主板的芯片組在保存數(shù)據(jù)后再關(guān)閉電源，以免導(dǎo)致數(shù)據(jù)丟失。但是由于P.G信號在PS0N#信號恢復(fù)成高電平之后跳變?yōu)榈碗娖酱嬖谘訒r，可能在南橋、北橋的電源關(guān)閉后低電平的P.G信號才傳送到所述南橋、北橋，導(dǎo)致關(guān)機時序不良、數(shù)據(jù)丟失等后果。

【發(fā)明內(nèi)容】

[0007]鑒于以上內(nèi)容，有必要提供一種時序改善電路。
[0008]—種時序改善電路，包括一第一信號傳送電路，所述第一信號傳送電路將電源良好信號傳送至主板上的芯片組，電腦關(guān)機時，所述電源良好信號在休眠控制信號跳變?yōu)榈碗娖胶蠼?jīng)過延時跳變?yōu)榈碗娖?，所述時序改善電路還包括一發(fā)送所述休眠控制信號的第二信號傳送電路，在所述延時時間內(nèi)，所述第二信號傳送電路將低電平的休眠控制信號傳送至所述芯片組用于接收所述電源良好信號的接口。
[0009]相較于現(xiàn)有技術(shù)，本發(fā)明時序改善電路利用所述第二信號傳送電路使跳變?yōu)榈碗娖降男菝呖刂菩盘栂扔谒鲭娫戳己眯盘杺魉椭了鲂酒M，加快了信號傳輸時間，以提前通知所述芯片組進行后續(xù)動作，改善電腦關(guān)機時序。
【附圖說明】
[0010]圖1是本發(fā)明較佳實施方式時序改善電路的組成框圖。
[0011]圖2是本發(fā)明較佳實施方式時序改善電路的電路圖。
[0012]圖3是SLP_S3#信號、PS0N#信號及P.G信號的時序圖。
【具體實施方式】
[0013]請參閱圖1，本發(fā)明時序改善電路較佳實施方式包括一第一信號傳送電路10、一第二信號傳送電路20及一非門組合電路30。所述第一信號傳送電路10的輸入端接入由Super I / O (圖未視)發(fā)出的P.G信號，所述第二信號傳送電路20輸入端接入SLP_S3#信號(S3休眠控制信號)，所述第一信號傳送電路10及所述第二信號傳送電路20均通過所述非門組合電路30連接至北橋芯片組40及南橋芯片組50用于接收所述P.G信號的接口$.6引腳)。
[0014]請參閱圖2，所述第一信號傳送電路10包括一第一晶體管Ql及一第二晶體管Q2 (均為NPN型三極管)。所述第一晶體管Ql的基極BI通過一電阻BI連接至所述P.G信號，集電極Cl通過一電阻R2接正5V的備份電源(+5VSB)，發(fā)射極El接地。所述第二晶體管Q2的基極B2與所述第一晶體管Ql的集電極Cl相連，集電極C2通過一電阻R3接一正3.3V的備份電源(+3.3VSB)并與所述非門組合電路30的輸入端相連，發(fā)射極E2接地。
[0015]所述第二信號傳送電路20包括一第三晶體管Q3及一第四晶體管Q4，所述第三晶體管Q3為NPN型三極管，所述第四晶體管Q4為N溝道增強型MOS管。所述第三晶體管Q3的基極B3通過一電阻R4連接至所述SLP_S3#信號，集電極C3通過一電阻R5接正5V的備份電源(+5VSB)，發(fā)射極E3接地。所述第四晶體管Q4的柵極G與所述第三晶體管Q3的集電極C3相連，漏極D與所述第二晶體管Q2的集電極C2及所述非門組合電路30的輸入端相連，源極S接地。
[0016]所述非門組合電路30包括一第一非門Ul及一第二非門U2，每一非門均接有+3.3V的驅(qū)動電壓。所述非門組合電路30的輸入端與所述第一信號傳送電路10及所述第二信號傳送電路20的輸出端相連，輸出端與所述北橋芯片組40及南橋芯片組50的P.G引腳相連，將所述第一信號傳送電路10及/或第二信號傳送電路20輸出的信號通過所述非門組合電路30反相兩次后傳輸給所述北橋芯片組40及南橋芯片組50的P.G引腳。由于所述非門Ul及U2能使產(chǎn)生畸變的脈沖波形轉(zhuǎn)換為矩形脈沖，所述非門組合電路30可以起到整理波形的作用。
[0017]請結(jié)合參閱圖2及圖3，電腦開機時，SLP_S3#信號跳變?yōu)楦唠娖?，電源的PSONMf號跳變?yōu)榈碗娖?，P.G信號跳變?yōu)楦唠娖?，此時所述第一晶體管Ql導(dǎo)通，Q2截止，所述第三晶體管Q3導(dǎo)通，Q4截止，所述第一信號傳送電路10及第二信號傳送電路20的輸出端為高電平，該高電平的信號通過所述非門組合電路30傳送至所述北橋芯片組40及南橋芯片組50的P.G引腳，通知所述芯片組對其自身、對PC1、對CPU等進行復(fù)位。
[0018]當(dāng)PC電源的PS0N#信號由低電平變?yōu)楦唠娖綍r(如電腦進入S3、S5休眠狀態(tài)或電源按鈕被觸發(fā)后)，所述SLP_S3#信號變?yōu)榈碗娖剑笏鯬.G信號跳變?yōu)榈碗娖健?br>[0019]在所述SLP_S3#信號變?yōu)榈碗娖胶笏鯬.G信號尚未跳變?yōu)榈碗娖降臏髸r間T內(nèi)(見圖3)，SLP_S3#信號為低電平，P.G信號為高電平，所述晶體管Ql導(dǎo)通，Q2截止；Q3截止，Q4導(dǎo)通，Q4的漏極D變?yōu)榈碗娖?，并通過所述非門組合電路30傳送該低電平的信號給所述北橋芯片組40及南橋芯片組50，通知所述北橋芯片組40及南橋芯片組50保存數(shù)據(jù)再關(guān)閉北橋芯片組40及南橋芯片組50的電源，可以防止在所述SLP_S3#信號變?yōu)榈碗娖蕉鯬.G信號尚未變?yōu)榈碗娖降倪@段時間T內(nèi)，北橋芯片組40及南橋芯片組50電源已經(jīng)關(guān)閉才收到低電平的P.G信號，加快了關(guān)機時北橋芯片組40及南橋芯片組50的P.G引腳接收信號的速度，防止電腦的關(guān)機時序不良導(dǎo)致數(shù)據(jù)丟失等現(xiàn)象的發(fā)生。
【主權(quán)項】
1.一種時序改善電路，包括一第一信號傳送電路，所述第一信號傳送電路將電源良好信號傳送至主板上的芯片組，電腦關(guān)機時，所述電源良好信號在休眠控制信號跳變?yōu)榈碗娖胶蠼?jīng)過延時跳變?yōu)榈碗娖?，其特征在?所述時序改善電路還包括一發(fā)送所述休眠控制信號的第二信號傳送電路，在所述延時時間內(nèi)，所述第二信號傳送電路將低電平的休眠控制信號傳送至所述芯片組用于接收所述電源良好信號的接口。
2.如權(quán)利要求1所述的時序改善電路，其特征在于:所述時序改善電路還包括一非門組合電路，所述非門組合電路包括兩個串接的非門，所述第一信號傳送電路及第二信號傳送電路均通過所述非門組合電路接至所述芯片組。
3.如權(quán)利要求2所述的時序改善電路，其特征在于:所述第一信號傳送電路包括一第一晶體管及一第二晶體管，所述第一晶體管及所述第二晶體管均為為NPN型三極管。
【專利摘要】一種時序改善電路，包括一第一信號傳送電路，所述第一信號傳送電路將電源良好信號傳送至主板上的芯片組，電腦關(guān)機時，所述電源良好信號在休眠控制信號跳變?yōu)榈碗娖胶蠼?jīng)過延時跳變?yōu)榈碗娖?，所述時序改善電路還包括一發(fā)送所述休眠控制信號的第二信號傳送電路，在所述延時時間內(nèi)，所述第二信號傳送電路將低電平的休眠控制信號傳送至所述芯片組用于接收所述電源良好信號的接口。本發(fā)明時序改善電路可加速信號的傳輸，改善電腦關(guān)機時序。
【IPC分類】G06F1-26, H03K19-0175
【公開號】CN104571438
【申請?zhí)枴緾N201310508999
【發(fā)明人】不公告發(fā)明人
【申請人】西安造新電子信息科技有限公司
【公開日】2015年4月29日
【申請日】2013年10月24日