一種適用異構(gòu)多核dsp的高效總線仲裁系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及異構(gòu)多核技術(shù)領(lǐng)域，特別涉及一種適用異構(gòu)多核DSP的高效總線仲裁 系統(tǒng)。
【背景技術(shù)】
[0002] 基于4個(gè)多核數(shù)字信號(hào)處理器DSP核和1個(gè)指令集計(jì)算機(jī)RISC核的異構(gòu)多核DSP 系統(tǒng)中，存在4個(gè)DSP內(nèi)存（Cache/RAM)DSP0~DSP3、共享存儲(chǔ)器SSRAM、雙倍速率同步動(dòng)態(tài) 隨機(jī)存儲(chǔ)器DDR(DDR3控制器)、串行Rapid10SRIO、外部存儲(chǔ)器接口EMIF16、通用輸入/ 輸出GPIO、Inter-IntegratedCircuitI2C、多通道緩沖串行口McBSP、復(fù)通道音頻接入 接口McASP、圖形圖像匹配SAD及可存儲(chǔ)映射的外設(shè)控制寄存器等多個(gè)其他外設(shè)部件。其 中，DSP內(nèi)存DSP0~DSP3、共享存儲(chǔ)器SSRAM、DDR3控制器為快速設(shè)備，支持128bit操作；其 余為慢速設(shè)備，支持32bit操作。
[0003] 在含有中央處理器（CPU)的異構(gòu)多核DSP系統(tǒng)中，存在外圍設(shè)備、片內(nèi)存儲(chǔ)、DSP 核之間以及DSP核和RISC核之間的數(shù)據(jù)傳輸，這些設(shè)備間數(shù)據(jù)傳輸?shù)淖x寫(xiě)請(qǐng)求均由相應(yīng)的 數(shù)據(jù)通道產(chǎn)生。數(shù)據(jù)的交互主要是通過(guò)各數(shù)據(jù)通道實(shí)現(xiàn)的。多核DSP系統(tǒng)的數(shù)據(jù)通道包括 SMC轉(zhuǎn)發(fā)CPU請(qǐng)求數(shù)據(jù)通道、ET/SPARC(可擴(kuò)充處理器架構(gòu)）專用通道、SRI0從機(jī)寫(xiě)操作專 用通道、SRI0從機(jī)讀操作專用通道、每個(gè)DSP核對(duì)應(yīng)兩個(gè)EDMA通用通道（EDMA通用通道1 和EDMA通用通道2)。
[0004] 本發(fā)明提供了一種適用多核DSP的高效總線仲裁系統(tǒng)，在EDMA的管理下，可提供 所有的外圍設(shè)備、片內(nèi)存儲(chǔ)、DSP核之間以及DSP核與RISC核之間進(jìn)行無(wú)阻塞的高速數(shù)據(jù) 交換。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明為了彌補(bǔ)現(xiàn)有技術(shù)的缺陷，提供了一種高效、靈活的適用異構(gòu)多核DSP的 高效總線仲裁系統(tǒng)。
[0006] 本發(fā)明是通過(guò)如下技術(shù)方案實(shí)現(xiàn)的： 一種適用異構(gòu)多核DSP的高效總線仲裁系統(tǒng)，其特征在于：包括為共享存儲(chǔ)器SSRAM分 配的SSRAM專用總線，為DDR3控制器分配的DDR3專用總線，為每個(gè)DSP核的外設(shè)控制寄存 器分配的外設(shè)控制寄存器配置總線，為外部存儲(chǔ)器接口EMIF16、多通道緩沖串行口McBSP、 復(fù)通道音頻接入接口McASP、通用輸入/輸出GPIO、Inter-IntegratedCircuitI2C以 及其他外設(shè)部件配置的慢速設(shè)備總線和為DSP0/DSP1/DSP2/DSP3內(nèi)存分配對(duì)應(yīng)的DSP0/ DSP1/DSP2/DSP3L2專用總線，共8條總線；其中慢速設(shè)備總線和外設(shè)控制寄存器配置總線 支持32bit操作位寬，其余總線支持128bit操作位寬；所述SSRAM專用總線，DDR3專用總 線，慢速設(shè)備總線和L2專用總線采用相同的固定優(yōu)先級(jí)與令牌環(huán)輪轉(zhuǎn)相結(jié)合的仲裁策略， 而外設(shè)控制寄存器配置總線采用單一仲裁機(jī)制，即令牌環(huán)輪轉(zhuǎn)仲裁。
[0007] 所述L2專用總線有6個(gè)一級(jí)請(qǐng)求源和17個(gè)二級(jí)子請(qǐng)求源，其中一級(jí)請(qǐng)求源的優(yōu) 先級(jí)自高至低依次為SMC轉(zhuǎn)發(fā)CPU請(qǐng)求數(shù)據(jù)通道、ET/SPARC專用通道、SRIO從機(jī)專用通道、SRI0主機(jī)專用通道、EDMA通用通道1和EDMA通用通道2 ; 其中，SMC轉(zhuǎn)發(fā)CPU請(qǐng)求數(shù)據(jù)通道可以轉(zhuǎn)發(fā)DSP0/DSP1/DSP2/DSP3四個(gè)DSP核對(duì)存儲(chǔ)空 間的訪問(wèn)；SRI0從機(jī)專用通道有兩個(gè)，分別為SRI00從機(jī)專用通道和SRI01從機(jī)專用通道； SRI0主機(jī)專用通道有兩個(gè)，分別為SRI00主機(jī)專用通道和SRI01主機(jī)專用通道；EDMA通用 通道1有四個(gè)，包括DSP0/DSP1/DSP2/DSP3EDMA通用通道1 ;EDMA通用通道2有四個(gè)，包括 DSP0/DSP1/DSP2/DSP3EDMA通用通道 2。
[0008] 所述外設(shè)控制寄存器配置總線的請(qǐng)求源為對(duì)應(yīng)DSP核的EDMA通用通道1和EDMA 通用通道2,ET/SPARC專用通道以及EDMA通用通道1和EDMA通用通道2既可以發(fā)出讀請(qǐng) 求也可以發(fā)出寫(xiě)請(qǐng)求，讀寫(xiě)請(qǐng)求并發(fā)時(shí)，以寫(xiě)請(qǐng)求優(yōu)先；所述SRI0主機(jī)專用通道分為SRI0 主機(jī)發(fā)送專用通道和SRI0主機(jī)接收專用通道，SRI0主機(jī)發(fā)送專用通道只能發(fā)送讀寄存器 的請(qǐng)求，SRI0主機(jī)接收專用通道只能發(fā)送寫(xiě)寄存器的請(qǐng)求，所述SRI0從機(jī)專用通道的劃分 與使用情況與SRI0主機(jī)專用通道一樣。
[0009] 所述L2專用總線上SMC轉(zhuǎn)發(fā)CPU請(qǐng)求數(shù)據(jù)通道、EDMA通用通道1和EDMA通用通 道2均涉及到四個(gè)DSP核的仲裁，采用相同的令牌環(huán)輪轉(zhuǎn)策略；編碼為4'b0001的令牌環(huán)優(yōu) 先級(jí)自高至低依次為DSPO、DSP1、DSP2、DSP3,編碼為4'b0010的令牌環(huán)優(yōu)先級(jí)自高至低依 次為03?1、03?2、03?3、03?0，編碼為4'130100的令牌環(huán)優(yōu)先級(jí)自高至低依次為03?2、05?3、 05卩0、05?1，編碼為4'131000的令牌環(huán)優(yōu)先級(jí)自高至低依次為03?3、03?0、03?1、03?2 ;對(duì)應(yīng) 四個(gè)核均有請(qǐng)求到來(lái)時(shí)，令牌環(huán)4'b0001，4'b0010,4'b0100,4'blOOO按順序自上而下依 次循環(huán)輪轉(zhuǎn)； 所述L2專用總線上SRI0從機(jī)發(fā)送專用通道編碼為2'blO的令牌環(huán)優(yōu)先級(jí)為SRI00從 機(jī)發(fā)送專用通道優(yōu)于SRI01從機(jī)發(fā)送專用通道，編碼為2'b01的令牌環(huán)優(yōu)先級(jí)為SRI01從 機(jī)發(fā)送專用通道優(yōu)于SRI00從機(jī)發(fā)送專用通道；SRI0主機(jī)發(fā)送專用通道編碼為2'blO的 令牌環(huán)優(yōu)先級(jí)為SRI00主機(jī)發(fā)送專用通道優(yōu)于SRI01主機(jī)發(fā)送專用通道，編碼為2'b01的 令牌環(huán)優(yōu)先級(jí)為SRI01主機(jī)發(fā)送專用通道優(yōu)于SRI00主機(jī)發(fā)送專用通道；令牌環(huán)2'blO， 2'blO按順序自上而下依次循環(huán)輪轉(zhuǎn)。
[0010] 所述外設(shè)控制寄存器配置總線令牌環(huán)輪轉(zhuǎn)順序?qū)?yīng)的通道自上而下依次為ET/ SPARC專用通道、SRI00從機(jī)發(fā)送專用通道、SRI00從機(jī)接收專用通道、SRI01從機(jī)發(fā)送專用 通道、SRI01從機(jī)接收專用通道、SRI00主機(jī)發(fā)送專用通道、SRI00主機(jī)接收專用通道、SRI01 主機(jī)發(fā)送專用通道、SRI01主機(jī)接收專用通道、對(duì)應(yīng)DSP核的EDMA通用通道1和EDMA通用 通道2,并按順序依次循環(huán)輪轉(zhuǎn)。
[0011] 在每個(gè)令牌環(huán)編碼下，只能正常接收最高優(yōu)先級(jí)的請(qǐng)求，若沒(méi)有最高優(yōu)先級(jí)請(qǐng)求 到來(lái)，令牌環(huán)根據(jù)剩余到來(lái)的請(qǐng)求中優(yōu)先級(jí)最高的進(jìn)行令牌環(huán)的跳轉(zhuǎn)，將直接跳轉(zhuǎn)到該請(qǐng) 求為最高優(yōu)先級(jí)請(qǐng)求的令牌環(huán)；所述令牌環(huán)輪轉(zhuǎn)切換的條件為子請(qǐng)求全部執(zhí)行完成或連續(xù) 發(fā)送滿16個(gè)請(qǐng)求。
[0012] 本發(fā)明的有益效果是：該適用異構(gòu)多核DSP的高效總線仲裁系統(tǒng)，根據(jù)不同設(shè)備 讀寫(xiě)的功能特點(diǎn)，分別設(shè)計(jì)了不同的總線仲裁策略，為設(shè)備分配專用的總線，并采用讀寫(xiě)分 離操作以實(shí)現(xiàn)讀寫(xiě)操作的并行，建立了高效的總線仲裁機(jī)制，保證了EDMA實(shí)現(xiàn)數(shù)據(jù)高速無(wú) 堵塞傳輸。
【附圖說(shuō)明】
[0013] 附圖1為發(fā)明總線仲裁系統(tǒng)示意圖。
[0014] 附圖2為發(fā)明L2專用總線仲裁-SMC-令牌環(huán)順序輪轉(zhuǎn)示意圖。
[0015] 附圖3為發(fā)明L2專用總線仲裁-SMC-令牌環(huán)無(wú)序輪轉(zhuǎn)示意圖。
[0016] 附圖4為發(fā)明L2專用總線仲裁-SRIO從機(jī)專用通道優(yōu)先級(jí)輪轉(zhuǎn)策略示意圖。
[0017] 附圖5為發(fā)明L2專用總線仲裁-SRIO主機(jī)專用通道優(yōu)先級(jí)輪轉(zhuǎn)策略示意圖。
[0018] 附圖6為發(fā)明Pbus中令牌環(huán)輪轉(zhuǎn)策略示意圖。
【具體實(shí)施方式】
[0019] 下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明。
[0020] 如圖1所示，該適用異構(gòu)多核DSP的高效總線仲裁系統(tǒng)，包括為共享存儲(chǔ)器SSRAM 分配的SSRAM專用總