降頻控制裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)涉及一種降頻控制裝置。
【背景技術(shù)】
[0002] 現(xiàn)有電腦的主板上連接設(shè)備較多，過多的設(shè)備容易造成電源超載，電源超載而產(chǎn) 生電腦異常關(guān)機(jī)。

【發(fā)明內(nèi)容】

[0003] 有鑒于此，有必要提供一種防止電源超載的降頻控制裝置。
[0004] 一種降頻控制裝置，連接于一電源的超載檢測模塊用以控制CPU降頻，該降頻控 制裝置包括一嵌入式控制器，嵌入式控制器包括一輸入端及一第一輸出端，該輸入端連接 超載檢測模塊，該第一輸出端連接CPU，當(dāng)超載檢測模塊檢測到電源超載時，嵌入式控制器 控制CUP降頻。
[0005] 相較現(xiàn)有技術(shù)，本發(fā)明降頻控制裝置可以在接收到電源的超載信號時控制CPU降 率，進(jìn)而以防止的電源超載發(fā)生。
【附圖說明】
[0006] 圖1是本發(fā)明降頻控制裝置的電路方框圖。
[0007] 主要元件符號說明
【主權(quán)項】
1. 一種降頻控制裝置，連接于一電源的超載檢測模塊用W控制CPU降頻，該降頻控制 裝置包括一嵌入式控制器，嵌入式控制器包括一輸入端及一第一輸出端，該輸入端連接超 載檢測模塊，該第一輸出端連接CPU,當(dāng)超載檢測模塊檢測到電源超載時，嵌入式控制器控 制CUP降頻。
2. 如權(quán)利要求1所述的降頻控制裝置，其特征在于：該CUP連接一存儲器，該嵌入式控 制器還包括一第二輸出端，該第二輸出端連接CPU,當(dāng)超載檢測模塊檢測到電源超載時，CUP 控制存儲器降頻。
3. 如權(quán)利要求2所述的降頻控制裝置，其特征在于：當(dāng)超載檢測模塊檢測到電源超載 時，嵌入式控制器的第一輸出端及第二輸出端輸出方波形式的控制信號至CPU。
4. 如權(quán)利要求2所述的降頻控制裝置，其特征在于：當(dāng)超載檢測模塊檢測到電源超載 時，嵌入式控制器的第一輸出端及第二輸出端輸出輸出高電平的控制信號至CPU。
【專利摘要】一種降頻控制裝置，連接于一電源的超載檢測模塊用以控制CPU降頻，該降頻控制裝置包括一嵌入式控制器，嵌入式控制器包括一輸入端及一第一輸出端，該輸入端連接超載檢測模塊，該第一輸出端連接CPU，當(dāng)超載檢測模塊檢測到電源超載時，嵌入式控制器控制CUP降頻。本發(fā)明降頻控制裝置可以在接收到電源的超載信號時控制CPU頻率，進(jìn)而防止的電源超載發(fā)生。
【IPC分類】G06F1-28
【公開號】CN104679211
【申請?zhí)枴緾N201310635337
【發(fā)明人】楊敏, 王信書, 洪建宏
【申請人】鴻富錦精密工業(yè)(武漢)有限公司, 鴻海精密工業(yè)股份有限公司
【公開日】2015年6月3日
【申請日】2013年12月3日