一種調(diào)試系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及系統(tǒng)故障診斷技術(shù)領(lǐng)域，特別是涉及一種調(diào)試系統(tǒng)。
【背景技術(shù)】
[0002]隨著系統(tǒng)芯片結(jié)構(gòu)的日益復(fù)雜化，對系統(tǒng)進(jìn)行故障診斷和分析的難度也越來越高。尤其在系統(tǒng)出現(xiàn)故障的同時出現(xiàn)系統(tǒng)的主時鐘信號也停止的情況下，系統(tǒng)的調(diào)試變得更為艱難。一方面，主時鐘信號的停止可能導(dǎo)致系統(tǒng)出現(xiàn)故障時的狀態(tài)信號無法得到保持，另一方面，即使系統(tǒng)出現(xiàn)故障時的狀態(tài)信號得到了保持，系統(tǒng)卻無法將這些狀態(tài)信號輸出以作為診斷分析的依據(jù)。
[0003]因此，需要提供一種新的調(diào)試系統(tǒng)，確保系統(tǒng)出現(xiàn)故障時的狀態(tài)信號得以輸出，從而提聞系統(tǒng)調(diào)試的效率和準(zhǔn)確性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明解決的技術(shù)問題是提供一種新的調(diào)試系統(tǒng)，確保系統(tǒng)出現(xiàn)故障時的狀態(tài)信號得以輸出，從而提高系統(tǒng)調(diào)試的效率和準(zhǔn)確性。
[0005]本發(fā)明的實施例提供了一種調(diào)試系統(tǒng)，所述調(diào)試系統(tǒng)包括:第一處理器、調(diào)試器和至少一個應(yīng)用子系統(tǒng)，其中:所述第一處理器的主時鐘信號接口通過倍頻電路和實時時鐘信號源連接；所述調(diào)試器分別與所述第一處理器以及所述至少一個應(yīng)用子系統(tǒng)中的調(diào)試訪問接口連接，適于從所述第一處理器接收調(diào)試控制信號，并從所述至少一個應(yīng)用子系統(tǒng)獲取狀態(tài)信號。
[0006]可選地，所述應(yīng)用子系統(tǒng)還包括:總線監(jiān)視器，所述總線監(jiān)視器與所述應(yīng)用子系統(tǒng)的調(diào)試訪問接口連接，適于提供所述應(yīng)用子系統(tǒng)的總線狀態(tài)信號。
[0007]可選地，所述總線監(jiān)視器包括AHB總線監(jiān)視器和AXI總線監(jiān)視器中的至少一種。
[0008]可選地，所述應(yīng)用子系統(tǒng)還包括:休眠監(jiān)視器，所述休眠監(jiān)視器與所述應(yīng)用子系統(tǒng)的調(diào)試訪問接口連接，適于提供休眠狀態(tài)時的所述應(yīng)用子系統(tǒng)的狀態(tài)信號。
[0009]可選地，所述應(yīng)用子系統(tǒng)還包括:電源管理單元，所述電源管理單元與所述應(yīng)用子系統(tǒng)的調(diào)試訪問接口連接，適于根據(jù)所述第一處理器的控制信號對電源管理單元的硬件資源進(jìn)行配置。
[0010]可選地，所述應(yīng)用子系統(tǒng)還包括:第二處理器，所述第二處理器與所述應(yīng)用子系統(tǒng)的調(diào)試訪問接口連接，適于發(fā)送應(yīng)用子系統(tǒng)的狀態(tài)信號和中斷信號。
[0011]可選地，所述中斷信號為所述第二處理器中的看門狗程序在所述第二處理器中發(fā)生軟件故障時產(chǎn)生的，適于保留所述軟件故障時應(yīng)用子系統(tǒng)的狀態(tài)信號。
[0012]可選地，所述應(yīng)用子系統(tǒng)還包括:存儲器監(jiān)視器，所述存儲器監(jiān)視器與所述應(yīng)用子系統(tǒng)的調(diào)試訪問接口連接，適于提供所述存儲器的狀態(tài)信號。
[0013]可選地，所述第一處理器可以通過所述調(diào)試器分別向所述至少一個應(yīng)用子系統(tǒng)發(fā)送軟重啟信號。
[0014]可選地，所述第一處理器為ARM處理器。
[0015]可選地，所述調(diào)試器為JTAG調(diào)試器。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0017]在上述技術(shù)方案中，所述第一處理器的主時鐘信號接口通過倍頻電路和實時時鐘信號源連接，由于實時時鐘信號源一直處于工作狀態(tài)，因此，所述第一處理器的主時鐘信號也一直處在工作狀態(tài)，且相對于所述至少一個應(yīng)用子系統(tǒng)的時鐘信號而獨立存在，也就是說，無論所述至少一個應(yīng)用子系統(tǒng)是否出現(xiàn)故障，所述第一處理器的主時鐘信號都將不受影響。那么當(dāng)某個應(yīng)用子系統(tǒng)出現(xiàn)故障時，所述第一處理器仍然可以通過所述調(diào)試器和所述出現(xiàn)故障的應(yīng)用子系統(tǒng)中的調(diào)試訪問接口連接，將所述出現(xiàn)故障的應(yīng)用子系統(tǒng)的狀態(tài)信號讀出，并根據(jù)所述狀態(tài)信號對故障進(jìn)行調(diào)試和分析。上述技術(shù)方案可以確保系統(tǒng)出現(xiàn)故障時的狀態(tài)信號得以輸出，從而提高系統(tǒng)調(diào)試的效率和準(zhǔn)確性。
【附圖說明】
[0018]圖1是本發(fā)明實施例中一個調(diào)試系統(tǒng)的結(jié)構(gòu)示意圖；
[0019]圖2是本發(fā)明實施例中另一個調(diào)試系統(tǒng)的結(jié)構(gòu)示意圖；
[0020]圖3是本發(fā)明實施例中第一處理器與實時時鐘信號源的連接關(guān)系示意圖；
[0021]圖4是本發(fā)明實施例中總線監(jiān)視器的結(jié)構(gòu)示意圖。
【具體實施方式】
[0022]為使本領(lǐng)域技術(shù)人員更好地理解和實現(xiàn)本發(fā)明，以下參照附圖，通過具體實施例進(jìn)行詳細(xì)說明。
[0023]圖1是本發(fā)明實施例中一個調(diào)試系統(tǒng)的結(jié)構(gòu)示意圖。
[0024]請參考圖1，所述調(diào)試系統(tǒng)包括:第一處理器100、調(diào)試器200和至少一個應(yīng)用子系統(tǒng) 300。
[0025]所述處理器100和調(diào)試器200連接，所述調(diào)試器200和所述至少一個應(yīng)用子系統(tǒng)300連接。具體地，所述調(diào)試器200可以通過所述至少一個應(yīng)用子系統(tǒng)300的調(diào)試訪問接口和所述至少一個應(yīng)用子系統(tǒng)300連接。
[0026]在本發(fā)明的實施例中，所述調(diào)試系統(tǒng)可以僅包括一個應(yīng)用子系統(tǒng)，以對一個應(yīng)用系統(tǒng)進(jìn)行調(diào)試，在本發(fā)明的其他實施例中，所述調(diào)試系統(tǒng)也可以包括多個應(yīng)用子系統(tǒng)300，例如應(yīng)用子系統(tǒng)1、應(yīng)用子系統(tǒng)2、應(yīng)用子系統(tǒng)3……應(yīng)用子系統(tǒng)n，也就是說，所述調(diào)試系統(tǒng)可以對多個應(yīng)用子系統(tǒng)進(jìn)行調(diào)試。具體地，多個應(yīng)用子系統(tǒng)對所述調(diào)試器200進(jìn)行分時復(fù)用。
[0027]為了簡化說明，下面主要以圖2中僅包含一個應(yīng)用子系統(tǒng)的調(diào)試系統(tǒng)為例對本發(fā)明的技術(shù)方案進(jìn)行說明。
[0028]在圖2中，所述第一處理器100和調(diào)試器200連接，所述調(diào)試器200與應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310連接。也就是說，所述第一處理器100通過所述調(diào)試器200間接地和所述應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310連接，所述第一處理器100通過所述調(diào)試器200往所述應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310發(fā)送調(diào)試控制信號。另外，所述第一處理器100通過所述調(diào)試器200從所述應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310接收所述應(yīng)用子系統(tǒng)300的狀態(tài)信號。
[0029]所述調(diào)試器200作為中間連接結(jié)構(gòu)，一方面將所述第一處理器100的調(diào)試控制信號傳輸至所述應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310，另一方面將所述應(yīng)用子系統(tǒng)300的調(diào)試訪問接口 310提供的狀態(tài)信號傳輸至所述第一處理器100。
[0030]具體地，在本發(fā)明的實施例中，所述第一處理器100可以為ARM處理器，所述調(diào)試器200可以為JTAG調(diào)試器。在本發(fā)明的其他實施例中，所述第一處理器100也可以采用其他可適用的處理器結(jié)構(gòu)，所述調(diào)試器200也可以采用其他可使用的中間連接結(jié)構(gòu)。
[0031]需要說明的是，請參考圖3，在本發(fā)明的實施例中，所述第一處理器100的主時鐘信號接口通過倍頻電路400和實時時鐘信號源500連接。也就是說，所述第一處理器100的主時鐘信號是來源于實時時鐘信號源500。例如，當(dāng)所述實時時鐘信號源產(chǎn)生32k的實時時鐘信號，而所述第一處理器100的主時鐘信號要求為4M，那么可以通過所述倍頻電路400將所述32K的實時時鐘信號轉(zhuǎn)換為4M的主時鐘信號。具體地，所述倍頻電路400可以通過RC振蕩來實現(xiàn)倍頻。
[0032]值得注意的是，實時時鐘信號源500可以一直處于工作狀態(tài)，而所述第一處理器100的主時鐘信號來源于所述實時時鐘信號源500，那么，所述第一處理器100的主時鐘信號也可以一直保持在工作狀態(tài)，且相對于所述應(yīng)用子系統(tǒng)300的時鐘信號而獨立存在。也就是說，無論所述應(yīng)用子系統(tǒng)300是否出現(xiàn)故障，所述第一處理器100的主時鐘信號都將不受影響。
[0033]那么當(dāng)應(yīng)用子系統(tǒng)