一種現(xiàn)場可編程門陣列的測試方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子領(lǐng)域中的集成電路設(shè)計和電子設(shè)計自動化領(lǐng)域，特別涉及一種 現(xiàn)場可編程門陣列的測試方法。
【背景技術(shù)】
[0002] 當前用途廣泛的FPGA(FieldProgrammableGateArrays,也就是現(xiàn)場可編程門 陣列）發(fā)展迅速，基于SRAM的FPGA產(chǎn)品主要采用體硅設(shè)計，且主流產(chǎn)品基本上由少數(shù)大公 司如Xilinx、Altera等所壟斷，而用于特殊環(huán)境如抗輻射環(huán)境的先進FPGA產(chǎn)品相對較少， 國內(nèi)采購會受制于國外，這種形勢使我國的國防、航空在采購這種特種FPGA芯片上處于被 動的不利地位。
[0003] 不同于ASIC(ApplicationSpecificIntegratedCircuit)芯片的測試，F(xiàn)PGA芯 片的測試具有更大的復(fù)雜度和難度，其原因主要源于FPGA的復(fù)雜異質(zhì)結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題是提供一種現(xiàn)場可編程門陣列的測試方法，解決了現(xiàn) 有技術(shù)中現(xiàn)場可編程門陣列芯片測試準確性和有效性不高的技術(shù)問題。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供了一種現(xiàn)場可編程門陣列的測試方法，具體包 括如下步驟：
[0006] 步驟101 :根據(jù)現(xiàn)場可編程門陣列芯片的結(jié)構(gòu)，產(chǎn)生測試電路文件；
[0007] 步驟102 :根據(jù)所述現(xiàn)場可編程門陣列芯片的結(jié)構(gòu)，產(chǎn)生測試電路約束文件；
[0008] 步驟103 :根據(jù)所述測試電路約束文件，對所述測試電路文件進行綜合，得到綜合 網(wǎng)表；
[0009] 步驟104 :根據(jù)所述測試電路約束文件和所述綜合網(wǎng)表，對所述測試電路文件進 行映射，建立映射表，根據(jù)所述映射表，得到映射電路網(wǎng)表；
[0010] 步驟105 :根據(jù)所述映射電路網(wǎng)表和所述測試電路約束文件，對所述測試電路文 件進行布局，得到布局后的電路單元；
[0011] 步驟106 :根據(jù)所述布局后的電路單元和測試電路約束文件，對所述測試電路文 件完成布線；
[0012] 步驟107 :根據(jù)布線得到的電路網(wǎng)表和所述測試電路約束文件，對所述測試電路 文件進行碼流，得到碼流文件；
[0013] 步驟108 :根據(jù)所述碼流文件對FPGA芯片進行測試。
[0014] 進一步地，所述測試電路文件包括邏輯單元類測試電路描述、輸入輸出單元類測 試電路描述、通用布線資源類測試電路描述和全局布線資源類測試電路描述。
[0015] 進一步地，所述測試電路約束文件包括描述單元映射方式信息、描述單元布局信 息、描述信號布線信息和描述輸入輸出單兀屬性信息。
[0016] 進一步地，所述綜合的方法為：通過synplify工具對測試電路進行綜合。
[0017] 進一步地，所述映射的方法為：根據(jù)所述綜合網(wǎng)表的單元描述信息，測試電路約束 文件，分別測試所述測試電路約束文件中對應(yīng)的該單元的映射約束信息，建立映射表，根據(jù) 所映射表，把所述測試電路文件的輸入輸出單元類測試電路的基本單元打包，并設(shè)定所述 基本單元的屬性。
[0018] 進一步地，所述布局的方法為：根據(jù)所述映射電路網(wǎng)表和所述測試電路約束文件 的單元布局信息，建立映射后的電路單元和單元布局的位置約束。
[0019] 進一步地，所述布線的方法為：按照布局后的電路單元和所述測試電路約束文件 中的信號布線約束，建立測試單元信號與信號布線的約束信息映射表，根據(jù)所述約束信息 映射表和信號布線規(guī)則，完成布線，得到基于FPGA芯片位置信息的電路網(wǎng)表；
[0020] 進一步地，所述碼流產(chǎn)生的方法為：按照所述基于FPGA芯片位置信息的電路網(wǎng)表 和所述測試電路約束文件中碼流產(chǎn)生的約束信息，完成碼流產(chǎn)生，最終生成用于測試的碼 流文件。
[0021] 本發(fā)明提供了 一種現(xiàn)場可編程門陣列的測試方法，對測試電路在電路約束文件的 約束下經(jīng)過綜合、映射、布局布線、碼流產(chǎn)生，生成用于驗證和測試所需的碼流文件，碼流文 件作為驗證和測試的輸入文件實現(xiàn)驗證和測試。實驗結(jié)果表明，該測試方法可以有效滿足 FPGA版圖驗證和流片后的圓片測試。
【附圖說明】
[0022] 圖1為本發(fā)明實施例提供的現(xiàn)場可編程門陣列的測試方法步驟流程圖；
[0023] 圖2是本發(fā)明實施例提供的測試邏輯單元LB模塊進位鏈模式的UCF格式；
[0024] 圖3是本發(fā)明實施例提供的進位鏈測試電路布局布線后芯片結(jié)構(gòu)圖；
[0025] 圖4是本發(fā)明實施例提供的FPGA開關(guān)模塊測試模式；
[0026] 圖5是本發(fā)明實施例提供的布線資源測試中開關(guān)模塊的UCF規(guī)則；
[0027] 圖6是本發(fā)明實施例提供的布線資源測試的信號布線原理圖；
[0028] 圖7是本發(fā)明實施例提供的三種類型的開關(guān)模塊的結(jié)構(gòu)簡圖和布局布線結(jié)果圖。
【具體實施方式】
[0029] 參見圖1，本發(fā)明實施例提供的一種現(xiàn)場可編程門陣列的測試方法，包括如下步 驟：
[0030] 步驟101 :根據(jù)現(xiàn)場可編程門陣列芯片的結(jié)構(gòu)，產(chǎn)生測試電路文件；
[0031] 步驟102 :根據(jù)現(xiàn)場可編程門陣列芯片的結(jié)構(gòu)，產(chǎn)生測試電路約束文件；
[0032] 步驟103 :根據(jù)測試電路約束文件，對測試電路文件進行綜合，得到綜合網(wǎng)表；
[0033] 步驟104 :根據(jù)測試電路約束文件和綜合網(wǎng)表，對測試電路文件進行映射，建立映 射表，根據(jù)映射表，得到映射電路網(wǎng)表；
[0034] 步驟105 :根據(jù)映射電路網(wǎng)表和測試電路約束文件，對測試電路文件進行布局，得 到布局后的電路單元；
[0035] 步驟106 :根據(jù)布局后的電路單元和測試電路約束文件，對測試電路文件完成布 線.
[0036] 步驟107 :根據(jù)布線得到的電路網(wǎng)表和測試電路約束文件，對測試電路文件進行 碼流，得到碼流文件；
[0037] 步驟108 :根據(jù)所述碼流文件對FPGA芯片進行測試。
[0038] 實施例1 :
[0039] 步驟201 :根據(jù)測試電路的功能和待測FPGA芯片的結(jié)構(gòu)，產(chǎn)生測試電路文件，在本 發(fā)明實施例中，測試電路文件包括VS1000FPGA內(nèi)部的邏輯單元類測試電路描述、輸入輸出 單元類測試電路描述、通用布線資源類測試電路描述和全局布線資源類測試電路描述，其 中，邏輯單元類測試電路包括所有該單元工作模式，輸入輸出單元類測試電路包括所有該 單元的屬性，通用布線資源類測試電路包括連線和開關(guān)盒的布線規(guī)則，全局布線資源類測 試電路包括所有全局布線分支的布線規(guī)則；
[0040] 步驟202 :根據(jù)所述現(xiàn)場可編程門陣列芯片的結(jié)構(gòu)，產(chǎn)生測試電路約束文件；在實 際中，還需要考慮測試電路的功能和待測FPGA芯片的結(jié)構(gòu)，產(chǎn)生測試電路約束文件，在本 發(fā)明實施例中，測試電路約束文件包括描述單兀映射方式信息、描述單兀布局信息、描述信 號布線信息和描述輸入輸出單元屬性信息；
[0041] 步驟203 :根據(jù)測試電路約束文件，對測試電路文件進行綜合，本測試工具采用工 業(yè)界主流的綜合工具-synplify做綜合,得到edif格式的綜合網(wǎng)表。
[0042] 步驟204 :根據(jù)edif格式的綜合網(wǎng)表和測試電路約束文件，對測試電路進行映射。 其中，映射的方法為：先根據(jù)edif格式的綜合網(wǎng)表中的單元描述信息，對應(yīng)的匹配測試電 路約束文件中對應(yīng)的該單元的映射約束信息，并建立映射表；按照此映射表，把測試電路文 件的輸入輸出單元類測試電路的基本單元打包，并設(shè)定基本單元的屬性；
[0043] 在本發(fā)明實施例中，通常的映射過程都是全自動的，哪些基本單元、邏輯單元被打 包在一起，以什么形式被打包都是很難控制的。鑒于此，開發(fā)出導(dǎo)航式的映射，其實現(xiàn)的思 想是借助veriloghdl和UCF文件對映射過程的影響，從而使得映射工具產(chǎn)生出用戶或測 試者想要的LB工