Ahb總線訪問(wèn)片上sram的高速橋裝置及其工作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)高速處理領(lǐng)域，尤其涉及一種AHB總線訪問(wèn)片上SRAM的高速橋裝置及其工作方法。
【背景技術(shù)】
[0002]在一個(gè)帶有高速外設(shè)接口并能實(shí)現(xiàn)復(fù)雜數(shù)據(jù)處理功能的系統(tǒng)中，SRAM通常起著數(shù)據(jù)暫存的作用。使用大容量SRAM的初衷是提高系統(tǒng)效率，因?yàn)樵诟鞣N存儲(chǔ)設(shè)備中，讀寫(xiě)速度從快到慢順序依次是寄存器、SRAM、DRAM、FLASH、傳統(tǒng)硬盤(pán)。在SOC系統(tǒng)中常以IP形式應(yīng)用的CPU為提高效率自身帶cache，內(nèi)部有操作cache的接口。而系統(tǒng)其他數(shù)據(jù)流控制模塊需要緩存數(shù)據(jù)時(shí)則可以選擇總線上掛載大容量SRAM作為cache，好處在于可以供給多個(gè)主設(shè)備模塊使用調(diào)度，并能根據(jù)系統(tǒng)需要靈活控制大小。
[0003]片上系統(tǒng)最常用的總線是AMBA總線，比較其讀寫(xiě)時(shí)序標(biāo)準(zhǔn)與SRAM的讀寫(xiě)時(shí)序，區(qū)別在于SRAM的寫(xiě)操作一個(gè)時(shí)鐘周期完成，讀操作需要在給出命令的下一時(shí)鐘周期得到數(shù)據(jù)，而AHB無(wú)論讀寫(xiě)操作都是第一個(gè)時(shí)鐘周期傳輸命令，第二個(gè)時(shí)鐘周期傳輸數(shù)據(jù)。普通AHB轉(zhuǎn)SRAM橋的做法就是根據(jù)判斷讀寫(xiě)操作選擇不同的命令信號(hào)給SRAM，寫(xiě)操作時(shí)，命令信號(hào)寄存一拍給SRAM，讀操作時(shí)，命令信號(hào)直連SRAM，數(shù)據(jù)線直連。但這種方式只適用于小容量SRAM，大容量SRAM的時(shí)序局限性在于CK到Q的delay很大，其中CK指的是SRAM的CK pin (clock 管腳)，Q 指 SRAM 的 DO* pin (data out0~31 管腳)，例如 0.11 工藝下 UMC的40KSRAM的CK到Q大約是4.2ns，加上時(shí)序路徑上的其它邏輯很容易超出5ns，亦即不能滿足200M的頻率。如果系統(tǒng)時(shí)鐘需要跑到200M及以上則需要將SRAM的讀出data寄存一拍以保證總線信號(hào)的建立時(shí)間。根據(jù)總線協(xié)議，hready_0ut信號(hào)需要拉低一拍來(lái)宣告寄存的那一拍時(shí)鐘周期為數(shù)據(jù)未準(zhǔn)備好，這樣單個(gè)讀數(shù)據(jù)傳輸時(shí)需要額外一拍時(shí)鐘周期。在burst, incremental或者連續(xù)single傳輸時(shí),每三拍hready_out信號(hào)就需要拉低一拍(見(jiàn)圖1，其中hrdata是sram_rdata寄存一拍)。整個(gè)系統(tǒng)的效率隨之降低。

【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種AHB總線訪問(wèn)片上SRAM的高速橋裝置及其工作方法，使用帶有地址預(yù)測(cè)機(jī)制的總線橋加速大容量SRAM的讀寫(xiě)訪問(wèn)，提高整個(gè)系統(tǒng)的運(yùn)行效率。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
一種AHB總線訪問(wèn)片上SRAM的高速橋裝置，包括寄存器和加一計(jì)數(shù)器，寫(xiě)操作時(shí)，訪問(wèn)AHB總線地址經(jīng)寄存器寄存一拍后得到的SRAM地址，即上一個(gè)時(shí)鐘周期的AHB總線地址；讀操作時(shí)，在讀操作數(shù)據(jù)返回拍，訪問(wèn)AHB總線地址經(jīng)加一計(jì)數(shù)器加一計(jì)數(shù)后得到的預(yù)測(cè)地址，在讀操作數(shù)據(jù)傳輸未完成拍，AHB總線地址為SRAM地址，即訪問(wèn)當(dāng)前AHB總線地址。
[0006]更進(jìn)一步的，寫(xiě)操作時(shí)，在寫(xiě)操作當(dāng)拍及由寫(xiě)變讀的第一拍，訪問(wèn)AHB總線地址經(jīng)寄存器寄存一拍后得到的SRAM地址，即上一個(gè)時(shí)鐘周期的AHB總線地址。
[0007]更進(jìn)一步的，寫(xiě)操作當(dāng)拍為AHB總線寫(xiě)操作的數(shù)據(jù)拍或者SRAM的寫(xiě)操作當(dāng)拍；所述由寫(xiě)變讀的第一拍為AHB總線訪問(wèn)連續(xù)操作時(shí)讀寫(xiě)信號(hào)由寫(xiě)變讀時(shí)的讀命令拍。
[0008]更進(jìn)一步的，所述讀操作數(shù)據(jù)傳輸未完成拍為hready_0ut信號(hào)拉低時(shí)的數(shù)據(jù)拍，所述hready_out信號(hào)拉低的條件為:處于hsel信號(hào)上升沿、hwrite信號(hào)下降沿、sram_wr_en信號(hào)下降沿和上拍讀操作未命中時(shí)。
[0009]本發(fā)明還提供一種AHB總線訪問(wèn)片上SRAM的高速橋裝置的工作方法，寫(xiě)操作時(shí)，訪問(wèn)AHB總線地址經(jīng)寄存器寄存一拍后得到的SRAM地址，即上一個(gè)時(shí)鐘周期的AHB總線地址；讀操作時(shí)，在讀操作數(shù)據(jù)返回拍，訪問(wèn)AHB總線地址經(jīng)加一計(jì)數(shù)器加一計(jì)數(shù)后得到的預(yù)測(cè)地址，在讀操作數(shù)據(jù)傳輸未完成拍，AHB總線地址為SRAM地址，即訪問(wèn)當(dāng)前AHB總線地址。
[0010]更進(jìn)一步的，寫(xiě)操作時(shí)，在寫(xiě)操作當(dāng)拍及由寫(xiě)變讀的第一拍，訪問(wèn)AHB總線地址經(jīng)寄存器寄存一拍后得到的SRAM地址，即上一個(gè)時(shí)鐘周期的AHB總線地址。
[0011]更進(jìn)一步的，所述寫(xiě)操作當(dāng)拍為AHB總線寫(xiě)操作的數(shù)據(jù)拍或者SRAM的寫(xiě)操作當(dāng)拍；所述由寫(xiě)變讀的第一拍為AHB總線訪問(wèn)連續(xù)操作時(shí)讀寫(xiě)信號(hào)由寫(xiě)變讀時(shí)的讀命令拍。
[0012]更進(jìn)一步的，所述讀操作數(shù)據(jù)傳輸未完成拍為hready_0ut信號(hào)拉低時(shí)的數(shù)據(jù)拍，所述hready_out信號(hào)拉低的條件為:處于hsel信號(hào)上升沿、hwrite信號(hào)下降沿、sram_wr_en信號(hào)下降沿和上拍讀操作未命中時(shí)。
[0013]本發(fā)明有益效果如下:
Cl)因大容量SRAM的CK-Q延時(shí)過(guò)大，加入一級(jí)緩存，即hrdata是sram_rdata的寄存而非直連，留出時(shí)序裕量給總線上其他邏輯，使系統(tǒng)的時(shí)鐘頻率得以提高并保證了芯片時(shí)序。
[0014](2) SRAM的地址產(chǎn)生中引入預(yù)測(cè)地址在進(jìn)行讀操作時(shí)只需第一次讀有hready_out信號(hào)拉低來(lái)抵消從sram_rdata到hrdata的一拍延時(shí),之后的讀操作都可以連續(xù)起來(lái)，形成流水。
[0015](3)在總線連續(xù)操作時(shí)出現(xiàn)讀寫(xiě)切換或者預(yù)測(cè)不命中的情況時(shí)，拉低hready_0ut信號(hào)，保證系統(tǒng)功能正確。
[0016](4)上層軟件可以根據(jù)系統(tǒng)分配給SRAM的地址直接對(duì)其進(jìn)行讀寫(xiě)操作，發(fā)起各種數(shù)據(jù)傳輸。
[0017](5)本發(fā)明適合在片上系統(tǒng)總線掛載大容量SRAM時(shí)選擇使用，因?yàn)榇笕萘縎RAM的CK-Q延時(shí)較大，讀數(shù)據(jù)延時(shí)一拍能夠保證在高速時(shí)鐘頻率的情況下滿足器件的建立保持時(shí)間，給相鄰邏輯留下足夠的時(shí)序裕量。采用本設(shè)計(jì)可以規(guī)避讀數(shù)據(jù)延時(shí)一拍反饋給總線所帶來(lái)的系統(tǒng)連續(xù)讀效率降低，在增加小的邏輯開(kāi)銷前提下達(dá)到提高整個(gè)芯片性價(jià)比的效果。
【附圖說(shuō)明】
[0018]圖1為現(xiàn)有普通AHB轉(zhuǎn)SRAM橋時(shí)序圖。
[0019]圖2為本發(fā)明提供的普通AHB轉(zhuǎn)SRAM高速橋時(shí)序圖。
[0020]圖3為本發(fā)明提供的高速橋架構(gòu)圖。
[0021]圖4為本發(fā)明SRAM地址的產(chǎn)生流程圖。
[0022]圖5為本發(fā)明hready_out信號(hào)拉低流程圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。
[0024]如圖3所示，本發(fā)明在普通AHB轉(zhuǎn)SRAM橋基礎(chǔ)上增加了地址預(yù)測(cè)機(jī)制，比較總線地址與預(yù)測(cè)地址，如果一致即可提前一個(gè)時(shí)鐘周期在SRAM中讀數(shù)，保證了芯片滿足時(shí)序要求的同時(shí)數(shù)據(jù)可以連續(xù)傳輸；預(yù)測(cè)地址就是指加一計(jì)數(shù)得到的地址，假設(shè)當(dāng)前總線上地址是0x0000_1234，該地址是字節(jié)地址，去掉最低兩位則是字地址，即0x0000_048d，加一計(jì)數(shù)后變?yōu)?X0000_048e，這個(gè)地址就是預(yù)測(cè)地址，在讀操作的數(shù)據(jù)返回拍則使用該預(yù)測(cè)地址作為SRAM地址。因此本發(fā)明開(kāi)銷只是在普通的橋基礎(chǔ)上增加一個(gè)加I計(jì)數(shù)器及相關(guān)的控制邏輯，不會(huì)超過(guò)幾百個(gè)門(mén)，效率在總線發(fā)送連續(xù)讀操作時(shí)能夠提高三分之一，隨機(jī)傳輸時(shí)與普通AHB轉(zhuǎn)SRAM橋等效。如圖2所示,本發(fā)明改進(jìn)后使用預(yù)測(cè)地址,無(wú)需拉低hready_out信號(hào)，與圖1對(duì)比提高了讀數(shù)據(jù)效率。
[0025]圖3為本發(fā)明SRAM地址的產(chǎn)生流程圖，總線地址根據(jù)讀寫(xiě)狀態(tài)決定是否使用加