一種低功耗流水線的實現(xiàn)方法
【技術領域】
[0001]本發(fā)明公開一種低功耗流水線的實現(xiàn)方法，屬于芯片設計領域。
【背景技術】
[0002]本發(fā)明涉及芯片設計領域，具體涉及一種多節(jié)點網(wǎng)絡之中網(wǎng)絡控制協(xié)議芯片的電路實現(xiàn)過程中數(shù)據(jù)通路的流水線調(diào)度處理的新型實現(xiàn)方法。
[0003]隨著服務器應用領域的不斷發(fā)展，高端服務器的應用需求已經(jīng)進入了一個重要階段。復雜的體系結構實現(xiàn)支持高端服務器系統(tǒng)實現(xiàn)高性能指標即高安全性、高可用性、高可靠性等特點。其中網(wǎng)絡控制類芯片控制多路處理器系統(tǒng)，使系統(tǒng)內(nèi)部報文傳輸達到高效可靠、安全穩(wěn)定的目的。對于該類的控制芯片的設計來說，多路高速報文的流水線高效調(diào)度是非常有必要的。利用流水線的高效調(diào)度，一般情況下需要每一級都進行寄存器鎖存?zhèn)鬏?，然后根?jù)每級流水線設定的處理對數(shù)據(jù)進行更新，并傳輸至下一級寄存器。對于大規(guī)模高速協(xié)議處理器而言，單位時間處理的數(shù)據(jù)量相當龐大，且沒有必然的相關性，采用常規(guī)方法導致寄存器的反轉率非常高，而對于芯片電路的供電與壓降變化是有很高的設計要求與設計難度的，傳統(tǒng)的流水線結構處理方式已不能滿足要求，并且傳統(tǒng)流水線結構的功耗與驅(qū)動也難達要求，導致電路后端設計具有極大的風險。不利于電路的設計者設計電路。
[0004]鑒于此，本發(fā)明提供一種低功耗流水線的實現(xiàn)方法，有助于在保持寄存器與邏輯電路規(guī)模不變的情況下，降低寄存器的反轉率，在電路持續(xù)長時間有效工作的時候，對于動態(tài)功耗的降低有顯著的幫助。采用新型的流水線電路結構，構建了唯一不變的寄存器堆棧，只有部分數(shù)據(jù)在流水線處理過程中進行更新，有助于在保持寄存器與邏輯電路規(guī)模不變的情況下，降低寄存器的反轉率，在電路持續(xù)長時間有效工作的時候，對于動態(tài)功耗的降低有顯著的幫助，優(yōu)化了電路設計的資源，簡化了電路結構，減輕了芯片后端設計的復雜度，從整體上降低整個芯片系統(tǒng)設計復雜度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明針對流水線的高效調(diào)度，對于大規(guī)模高速協(xié)議處理器而言，數(shù)據(jù)量龐大，采用常規(guī)方法導致寄存器的反轉率非常高，增加設計要求與設計難度，并且傳統(tǒng)的流水線結構處理方式不能滿足現(xiàn)有要求，導致電路后端設計具有極大的風險，不利于電路的設計者設計電路等不足和缺陷，提供一種低功耗流水線的實現(xiàn)方法，有助于在保持寄存器與邏輯電路規(guī)模不變的情況下，降低寄存器的反轉率，在電路持續(xù)長時間有效工作的時候，對于動態(tài)功耗的降低有顯著的幫助。
[0006]本發(fā)明提出的具體方案是:
一種低功耗流水線的實現(xiàn)方法，具體步驟如下:
①建立新型流水線，從流水線輸入端建立流水線第I級直至流水線第η級的流水線輸出端，逐級流水線電路相連，且跨級流水線電路也互相連通，每級流水線內(nèi)設寄存器數(shù)據(jù)指針，流水線外設寄存器堆棧，寄存器堆按照流水線級數(shù)內(nèi)的寄存器數(shù)據(jù)指針進行分組，根據(jù)流水線級數(shù)多少，對應設有多少組寄存器在寄存器堆棧中；
②每級流水線內(nèi)構建流水線主控單元，使用流水線主控單元讀取本級流水線需要處理的數(shù)據(jù)，以及將本級寄存器修改的數(shù)據(jù)內(nèi)容輸出到寄存器堆棧，并給出寄存器堆棧需要寫入的寄存器數(shù)據(jù)指針，以及給出下一級流水線主控單元和寄存器堆棧需要讀出的寄存器數(shù)據(jù)指針；
③寄存器堆棧設數(shù)據(jù)指針管理單元，將每個寄存器組的數(shù)據(jù)與每級流水線的數(shù)據(jù)以及讀寫指針進行動態(tài)橋接管理，每一組數(shù)據(jù)進入到流水線中，需要在寄存器堆棧中占用一組寄存器，最后一級流水線輸出后，對應在寄存器堆棧相應寄存器數(shù)據(jù)指針中的數(shù)據(jù)失效，此指針與對應的寄存器組提供給新進入流水線的數(shù)據(jù)使用；每一級流水線只更新本級流水線修改的數(shù)據(jù)到寄存器堆棧中；每一級流水線主控單元根據(jù)本級處理決定輸出到下級流水線主控單元的數(shù)據(jù)，將其寄存器數(shù)據(jù)指針同時送至寄存器堆棧和下一級主控單元。
[0007]將各級流水線主控單元的寫入數(shù)據(jù)線與對應寫入寄存器數(shù)據(jù)指針所指定寄存器組的輸入數(shù)據(jù)接口相連接，各級流水線的讀出數(shù)據(jù)線與對應讀出寄存器數(shù)據(jù)指針所指定的寄存器組的輸出數(shù)據(jù)接口相連接。
[0008]所述的數(shù)據(jù)從進入到流水線，到從最后一級流水線輸出的過程為:數(shù)據(jù)進入流水線第I級時，寄存器堆棧的數(shù)據(jù)指針管理模塊分配了一個固定指針用于存儲數(shù)據(jù)，在流水線I處理完成后，將更新的數(shù)據(jù)寫入分配的固定指針中，同時將指針鎖存給第2級流水線使用；第2級流水線根據(jù)從第一級流水線鎖存的指針數(shù)值，選取寄存器堆棧中對應指針的寄存器組數(shù)據(jù)作為輸入數(shù)據(jù)，進行數(shù)據(jù)處理后，同樣是將數(shù)據(jù)寫入此指針指定的寄存器堆棧組中去；以后每一級流水線更新數(shù)據(jù)都是寫入寄存器堆棧的同一組數(shù)據(jù)中去，直到最后一級流水線處理完成后直接輸出最終處理結果。
[0009]一種低功耗流水線系統(tǒng)，應用于一種低功耗流水線的實現(xiàn)方法，包括流水線輸入、輸出端，各級流水線，流水線電路，寄存器堆棧；各級流水線通過流水線電路逐級以及跨級連接，并連接到寄存器堆棧；
各級流水線內(nèi)分別設有流水線主控器和寄存器數(shù)據(jù)指針，流水線主控器負責讀取本級流水線需要處理的數(shù)據(jù)，以及將本級寄存器修改的數(shù)據(jù)內(nèi)容輸出到寄存器堆棧，并給出寄存器堆棧需要寫入的寄存器數(shù)據(jù)指針，以及給出下一級流水線主控單元和寄存器堆棧需要讀出的寄存器數(shù)據(jù)指針；
寄存器堆棧內(nèi)設數(shù)據(jù)指針管理器，根據(jù)流水線級數(shù)多少，對應設有多少組寄存器在寄存器堆棧中；數(shù)據(jù)指針管理器負責將每個寄存器組的數(shù)據(jù)與每級流水線的數(shù)據(jù)以及讀寫指針進行動態(tài)橋接管理。
所述的各級流水線主控器的寫入數(shù)據(jù)線與對應寫入寄存器數(shù)據(jù)指針所指定寄存器組的輸入數(shù)據(jù)接口相連接，各級流水線的讀出數(shù)據(jù)線與對應讀出寄存器數(shù)據(jù)指針所指定的寄存器組的輸出數(shù)據(jù)接口相連接。
[0010]本發(fā)明的有益之處是:本發(fā)明改進流水線結構在不增加電路規(guī)模的前提下，采用構建的寄存器堆棧方式，不僅在電路持續(xù)長時間有效工作的時候，降低數(shù)據(jù)通路導致的寄存器反轉產(chǎn)生的大量動態(tài)功耗，并且根據(jù)構建的指針向量可以準確定位每一級流水線處理所需要輸入輸出更新的數(shù)據(jù)內(nèi)容，只對有數(shù)據(jù)更新的寄存器進行可能存在的數(shù)據(jù)反轉操作，優(yōu)化了電路設計的資源，簡化了電路結構，減輕了芯片后端設計的復雜度，從整體上降低整個芯片系統(tǒng)設計復雜度。
【附圖說明】
[0011]圖1傳統(tǒng)流水線工作運行時數(shù)據(jù)傳遞與處理示意圖；
圖2本發(fā)明流水線數(shù)據(jù)工作運行時數(shù)據(jù)的傳遞與處理示意圖；
圖3本發(fā)明多級不同數(shù)據(jù)同時在流水線中處理時寄存器堆棧數(shù)據(jù)管理的示意圖。
【具體實施方式】
[0012]下面參照附圖，對本發(fā)明的內(nèi)容的實施方式進行一個簡單的說明。
[0013]參看圖1，這是傳統(tǒng)的流水線工作模式，數(shù)據(jù)進入流水線處理后，從流水線I到流水線η每一級都有一定的邏輯算法處理操作，此操作都是在一個時鐘時間內(nèi)完成，然后將處理結果數(shù)據(jù)鎖存進入寄存器中，在下一個時鐘輸出給流水線的下一級處理。由于每一級處理的數(shù)據(jù)在每一個