具有改進(jìn)的轉(zhuǎn)變速度的總線驅(qū)動(dòng)器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本說(shuō)明書(shū)涉及數(shù)據(jù)總線領(lǐng)域，具體涉及用于將數(shù)據(jù)總線的一個(gè)或者多個(gè)總線線路驅(qū)動(dòng)到特定狀態(tài)的總線節(jié)點(diǎn)以及總線驅(qū)動(dòng)器電路。
【背景技術(shù)】
[0002]數(shù)據(jù)總線被廣泛用于允許兩個(gè)以上經(jīng)常被稱為總線節(jié)點(diǎn)的電子器件之間的數(shù)字通信。術(shù)語(yǔ)“總線”通常表示包含總線硬件規(guī)范以及總線節(jié)點(diǎn)通信所根據(jù)的通信協(xié)議的通信系統(tǒng)。為了允許多種類用戶使用特定總線，經(jīng)常將數(shù)據(jù)總線標(biāo)準(zhǔn)化，其中不同的總線標(biāo)準(zhǔn)在不同的工業(yè)領(lǐng)域中占優(yōu)勢(shì)。例如，在汽車工業(yè)中，一般使用CAN(控制器局域網(wǎng)絡(luò))、LIN(本地交換網(wǎng)絡(luò))、以及FlexRay。在消費(fèi)電子領(lǐng)域，廣泛使用USB(通用串行總線)。
[0003]總線節(jié)點(diǎn)(即連接到總線的電子器件)通常包括總線接口，該總線接口可以是根據(jù)適當(dāng)總線標(biāo)準(zhǔn)完成來(lái)自或者到達(dá)總線的數(shù)據(jù)的實(shí)際發(fā)送和接收的電子電路。總線驅(qū)動(dòng)器電路用于在物理層級(jí)(例如著名的OSI模型的第一層)上實(shí)施數(shù)據(jù)發(fā)送。例如，驅(qū)動(dòng)器電路必須在物理連接處向一個(gè)或者多個(gè)總線線路提供經(jīng)定義的狀態(tài)。例如，總線驅(qū)動(dòng)器生成經(jīng)定義的第一電壓電平(例如0V)以向總線傳遞二進(jìn)制“O”以及經(jīng)定義的第二電壓電平(例如12V)以向總線傳遞二進(jìn)制“I”?？偩€驅(qū)動(dòng)器通常被設(shè)計(jì)為提供至少一個(gè)“高阻”狀態(tài)以避免當(dāng)不同總線節(jié)點(diǎn)在其總線接口處生成沖突的電壓電平時(shí)的問(wèn)題。有時(shí)使用三態(tài)總線驅(qū)動(dòng)器。然而，普通的標(biāo)準(zhǔn)化數(shù)據(jù)總線僅使用兩個(gè)狀態(tài)(以表示二進(jìn)制“O”和“1”)，其中在一個(gè)狀態(tài)(例如二進(jìn)制“I”)下電壓電平(例如12V)經(jīng)由電阻器施加到一個(gè)或者多個(gè)總線線路。該狀態(tài)通常被稱為“隱性”或者“空閑”。另一狀態(tài)(例如二進(jìn)制“O”)被稱為“顯性”或者“活動(dòng)”;在該狀態(tài)下，電壓電平(例如0V)經(jīng)由低電阻電流路徑(例如閉合的半導(dǎo)體開(kāi)關(guān))施加到總線線路。假如一個(gè)總線節(jié)點(diǎn)通過(guò)將總線線路上的電壓電平強(qiáng)制到OV以生成“顯性”(“活動(dòng)”)狀態(tài)，則生成“隱性”(“空閑”)狀態(tài)的所有其它總線節(jié)點(diǎn)都被無(wú)視。它們的輸出被所述電阻器保護(hù)。
[0004]在所有總線系統(tǒng)中，總線節(jié)點(diǎn)(即其總線驅(qū)動(dòng)器電路)必須提供空閑/隱性狀態(tài)以及活動(dòng)/顯性狀態(tài)以允許無(wú)沖突通信。例如，在LIN或者CAN系統(tǒng)中，隱性狀態(tài)表示二進(jìn)制“1”，其中顯性狀態(tài)表示二進(jìn)制“O”。在FlexRay或者USB系統(tǒng)中，隱性狀態(tài)通常被稱為“空閑”并且表示沒(méi)有通信的時(shí)段。雖然此空閑狀態(tài)與數(shù)據(jù)比特不相關(guān)聯(lián)(在“O”和“I”兩者都是活動(dòng)狀態(tài)的FlexRay和USB系統(tǒng)中)，但是在相應(yīng)的標(biāo)準(zhǔn)中，到空閑狀態(tài)的轉(zhuǎn)變是特定的。例如，轉(zhuǎn)變必須遵守標(biāo)準(zhǔn)中特別規(guī)定的時(shí)序需求。
[0005]總線驅(qū)動(dòng)器電路通常包括一個(gè)或者多個(gè)半導(dǎo)體開(kāi)關(guān)，該半導(dǎo)體開(kāi)關(guān)被配置為(經(jīng)由電阻器或者直接)與具有電源電勢(shì)或者接地電勢(shì)的一個(gè)或者多個(gè)總線接線連接或者斷開(kāi)。然而，一個(gè)或者多個(gè)總線線路也可以具有不可忽略的電阻以及尤其具有不可忽略的電容，這對(duì)活動(dòng)狀態(tài)和空閑狀態(tài)之間的開(kāi)關(guān)時(shí)間有影響。因此開(kāi)關(guān)時(shí)間不但取決于驅(qū)動(dòng)器電路的特性而且取決于連接的一個(gè)或者多個(gè)總線線路的屬性。當(dāng)期望高數(shù)據(jù)速率時(shí)，到空閑狀態(tài)的緩慢轉(zhuǎn)變是個(gè)問(wèn)題。因此，需要改進(jìn)的總線驅(qū)動(dòng)器和總線節(jié)點(diǎn)。

【發(fā)明內(nèi)容】

[0006]本文公開(kāi)了一種總線驅(qū)動(dòng)器電路。根據(jù)本發(fā)明的一個(gè)方面，驅(qū)動(dòng)器電路包括第一電路節(jié)點(diǎn)和第二電路節(jié)點(diǎn)，其中第一電路節(jié)點(diǎn)可操作地耦合到總線線路，引起第一電路節(jié)點(diǎn)和第二電路節(jié)點(diǎn)之間的總線電容。開(kāi)關(guān)電路被耦合到第一電路節(jié)點(diǎn)并且被配置為在第一電路節(jié)點(diǎn)和第二電路節(jié)點(diǎn)之間施加輸出電壓。因此，當(dāng)控制信號(hào)指示顯性狀態(tài)時(shí)，總線電容被充電。放電電路包括至少一個(gè)電阻器。放電電路被耦合在第一電路節(jié)點(diǎn)和第二電路節(jié)點(diǎn)之間并且被配置為當(dāng)控制信號(hào)指示隱性狀態(tài)時(shí)，允許總線電容經(jīng)由電阻器放電。開(kāi)關(guān)電路進(jìn)一步被配置為，除了提供放電電路之外，在從顯性狀態(tài)到隱性狀態(tài)的轉(zhuǎn)變時(shí)段期間提供用于對(duì)總線電容放電的暫時(shí)電流路徑。
【附圖說(shuō)明】
[0007]參照以下附圖和描述可以更好地理解本發(fā)明。圖中的部件不必須按比例示出，而是將重點(diǎn)放在說(shuō)明本發(fā)明的原理上。此外，在圖中，相似參考標(biāo)號(hào)指定對(duì)應(yīng)部分。在附圖中:
[0008]圖1A是用于LIN總線系統(tǒng)的示例性簡(jiǎn)化總線驅(qū)動(dòng)器電路；
[0009]圖1B是用于CAN總線系統(tǒng)的示例性簡(jiǎn)化總線驅(qū)動(dòng)器電路；
[0010]圖1C是用于FlexRay總線系統(tǒng)的示例性簡(jiǎn)化總線驅(qū)動(dòng)器電路；
[0011]圖2A包括示出在LIN總線上從顯性狀態(tài)到隱性狀態(tài)以及從隱性狀態(tài)到顯性狀態(tài)的轉(zhuǎn)變的時(shí)序圖；
[0012]圖2B包括示出在CAN總線上從顯性狀態(tài)到隱性狀態(tài)以及從隱性狀態(tài)到顯性狀態(tài)的轉(zhuǎn)變的時(shí)序圖；
[0013]圖2C包括示出在FlexRay總線上不同活動(dòng)狀態(tài)之間并且從顯性狀態(tài)到隱性狀態(tài)的轉(zhuǎn)變的時(shí)序圖；
[0014]圖3A是示出根據(jù)第一實(shí)施例的LIN總線驅(qū)動(dòng)器的電路圖；
[0015]圖3B包括示出圖3A中電路的操作的時(shí)序圖；
[0016]圖4A是示出根據(jù)第一實(shí)施例的CAN總線驅(qū)動(dòng)器的電路圖；
[0017]圖4B包括示出圖4A中電路的操作的時(shí)序圖；
[0018]圖5是根據(jù)另一實(shí)施例的FlexRay總線驅(qū)動(dòng)器的電路圖；
[0019]圖6包括示出圖5中的電路的功能的時(shí)序圖；
[0020]圖7是根據(jù)又一實(shí)施例的CAN總線驅(qū)動(dòng)器的電路圖；
[0021]圖8包括示出圖7中的電路的功能的時(shí)序圖。
【具體實(shí)施方式】
[0022]圖1示出了耦合到對(duì)應(yīng)總線線路的總線驅(qū)動(dòng)器電路的不同示例。圖1A是LIN總線驅(qū)動(dòng)器，圖1B是CAN總線驅(qū)動(dòng)器，而圖1C是FlexRay總線驅(qū)動(dòng)器。圖1A中的LIN總線驅(qū)動(dòng)器基本上包括晶體管T1以及電阻器Rtj(輸出電阻器)。晶體管!\的負(fù)載電流路徑(例如MOSFET情形下的漏-源路徑)和電阻器Rq串聯(lián)耦合。晶體管T1的負(fù)載電流路徑連接在電路節(jié)點(diǎn)GND和連接到總線線路的輸出電路節(jié)點(diǎn)LIN之間，其中GND是參考電勢(shì)(例如接地電勢(shì))。電阻器Rq作為上拉電阻操作并且連接在輸出電路節(jié)點(diǎn)LIN和電源節(jié)點(diǎn)SUP之間，其中在電源節(jié)點(diǎn)處施加電源電壓VDD。二極管(未示出)或者其它電路裝置可以串聯(lián)連接到輸出電路節(jié)點(diǎn)LIN和電源節(jié)點(diǎn)SUP之間的電阻器?？偩€線路具有由圖1A中所示的電容器Cbus表示的(寄生)電容。使用柵極驅(qū)動(dòng)器電路X1驅(qū)動(dòng)控制電極(例如MOSFET情形下的柵電極)，以便根據(jù)二進(jìn)制控制信號(hào)開(kāi)啟和關(guān)斷晶體管，其中柵極驅(qū)動(dòng)器電路被配置為將二進(jìn)制(開(kāi)/關(guān))控制信號(hào)轉(zhuǎn)換為適當(dāng)?shù)臇艠O信號(hào)。
[0023]如圖1A所示，存在于總線線路上的電壓電平Vbus(相對(duì)于參考電勢(shì))或者近似為OV(即當(dāng)忽略開(kāi)啟的晶體管T1兩端的電壓降時(shí)的參考電勢(shì))或者等于電源電壓Vdd(例如12V)。當(dāng)開(kāi)啟時(shí)，晶體管T1通過(guò)在輸出電路節(jié)點(diǎn)LIN和參考電勢(shì)(接地節(jié)點(diǎn)GND)之間提供低電阻電流路徑，將總線電壓Vbus有效地拉到接地電勢(shì)(0V)。因此，約為OV的總線電壓Vbus是與“O”比特關(guān)聯(lián)的顯性狀態(tài)。目前的LIN標(biāo)準(zhǔn)要求低于電源電壓的20%的總線電壓電平來(lái)傳信“O”比特并且要求高于電源電壓Vdd的80%的總線電壓來(lái)傳信“I”比特。當(dāng)晶體管T1關(guān)斷時(shí)，總線電壓Vbus被電阻器Rtj拉高到電源電壓VDD。此狀態(tài)(其中總線驅(qū)動(dòng)器具有高輸出阻抗)是隱性狀態(tài)。總線驅(qū)動(dòng)器的輸出水平可以被其它總線節(jié)點(diǎn)無(wú)視。
[0024]圖2A包括用于二進(jìn)制控制信號(hào)Stx以及所得到的總線電壓Vbus的時(shí)序圖。在時(shí)間點(diǎn)h處，控制信號(hào)從高電平(二進(jìn)制“I”)改變到低電平(二進(jìn)制“O”)。柵極驅(qū)動(dòng)器生成柵極信號(hào)以開(kāi)啟晶體管T1并且，因此，總線驅(qū)動(dòng)器Vbus迅速下降到近似OV (參考電勢(shì))?？偩€電壓的下降時(shí)間基本上由晶體管T1的開(kāi)關(guān)時(shí)間確定。在時(shí)間點(diǎn)^處，控制信號(hào)恢復(fù)到高電平并且柵極驅(qū)動(dòng)器生成柵極信號(hào)以關(guān)斷晶體管1\。因此，總線電壓Vbus上升到近似Vdd (電源電壓)。上升時(shí)間主要由電阻器％的電阻以及必須經(jīng)由電阻器R 充電的電容C BUS確定。根據(jù)實(shí)際實(shí)施，總線電容Cbus可以促成(寄生)諧振電路并且可能出現(xiàn)瞬時(shí)振蕩(嗡鳴(ringing))(見(jiàn)圖2A中的虛線)。從顯性狀態(tài)(低電平)到隱性狀態(tài)(高電平)的轉(zhuǎn)變時(shí)間主要由外部參數(shù)確定并且獨(dú)立于晶體管Tci的開(kāi)關(guān)時(shí)間。
[0025]圖1B中的CAN總線驅(qū)動(dòng)器類似于圖1A中的LIN總線驅(qū)動(dòng)器操作。然而，在CAN系統(tǒng)中總線電壓是差分信號(hào)。因此，使用連接到CAN總線驅(qū)動(dòng)器的輸出節(jié)點(diǎn)CANH和CANL的兩個(gè)總線線路(其中不需要地線)?？偩€驅(qū)動(dòng)器電路基本上包括兩個(gè)晶體管TjPT2W及電阻器R。(輸出電阻器)。電阻器％連接在輸出節(jié)點(diǎn)CANL和CANH