一種實(shí)時檢查原理圖邏輯的方法
【技術(shù)領(lǐng)域】
[0001]實(shí)時檢查原理圖，是EDA工具在進(jìn)行集成電路原理圖(IC Schematic)設(shè)計(jì)的過程中，實(shí)時反映編輯操作的效果和正確性的功能。本發(fā)明屬于EDA工具中原理圖設(shè)計(jì)領(lǐng)域。
【背景技術(shù)】
[0002]繪制原理圖是集成電路設(shè)計(jì)的重要環(huán)節(jié)。原理圖主要描述電路的邏輯功能，在設(shè)計(jì)的過程中，不可能一蹴而就，會有很多邏輯上的錯誤，通過不斷修正，循序漸進(jìn)的完成整個原理圖。
[0003]原理圖設(shè)計(jì)師在繪制原理圖時，每間隔幾個編輯操作會調(diào)用一次檢查命令(Check命令)，用來檢查最近幾次的操作是否有錯誤。因?yàn)樵阱e誤的基礎(chǔ)上繼續(xù)繪制，只能帶來大面積的返工，所以會頻繁的調(diào)用檢查命令。通過對原理圖設(shè)計(jì)師的觀察，因?yàn)轭l繁調(diào)用檢查命令，會影響效率降低。就如同在計(jì)算機(jī)上寫一篇專利，如果通知隨時都有可能斷電，那么每寫幾個詞就要保存一下，在工作效率上毫無疑問是受影響的。
[0004]綜上所述，能夠自動的調(diào)用檢查命令就變得非常有必要。在每次編輯操作完成后，程序需要自動化的調(diào)用一次檢查命令，但是，大部分的編輯操作只編輯原理圖中的很小一個部分，而每次編輯操作后都對全圖進(jìn)行檢查并不明智。所以我們需要縮小檢查的范圍，只對本次操作可能帶來的數(shù)據(jù)變化部分做一次檢查即可。
[0005]傳統(tǒng)的檢查，當(dāng)遇到有錯誤時，會彈出消息窗口，而關(guān)閉窗口，也是影響效率的又一關(guān)鍵因素。更何況實(shí)時檢查要是在每次操作后都運(yùn)行的，彈出的頻率會更頻繁。所以如果還彈出窗口的話，會很影響效率。因此我們采用生成標(biāo)記(Marker)的方法，當(dāng)產(chǎn)生錯誤的時候，就在原理圖生成一個小標(biāo)記，提示用戶此處有個錯誤。如果某次操作使錯誤消失，也自動刪除這個標(biāo)記。
[0006]在原理圖設(shè)計(jì)過程中，有了實(shí)時檢查的功能后，大大提高了設(shè)計(jì)者的工作效率。也能更及時的反映出錯誤的發(fā)生，從而更進(jìn)一步避免返工，提高效率。

【發(fā)明內(nèi)容】

[0007]本發(fā)明公開一種集成電路原理圖實(shí)時檢查方法。不同于傳統(tǒng)的檢查方法，在原理圖中做完編輯操作后，不需要額外啟動檢查命令，程序會自動調(diào)用原理圖檢查功能。同時程序會自動判斷當(dāng)前操作有可能會影響到哪些數(shù)據(jù)，進(jìn)而對該部分?jǐn)?shù)據(jù)進(jìn)行實(shí)時的邏輯檢查。如果自動檢查查出問題，會根據(jù)用戶對錯誤嚴(yán)重程度的配置，用不同顏色的矩形標(biāo)記出錯誤的位置，以便于用戶定位該問題法。
[0008]0自動判斷檢查范圍的設(shè)計(jì)思路:設(shè)計(jì)一個數(shù)據(jù)觀察者，能觀察到原理圖數(shù)據(jù)的變化，例如，哪些圖形被創(chuàng)建，修改，刪除。觀察者能把這些變化的數(shù)據(jù)記錄下來。作為檢查范圍的基礎(chǔ)。
[0009]0自動調(diào)用檢查功能的設(shè)計(jì)思路:在每個編輯命令執(zhí)行的過程前加入預(yù)處理，在執(zhí)行后加入后處理。預(yù)處理主要負(fù)責(zé)生成數(shù)據(jù)觀察者。而后處理中把數(shù)據(jù)觀察者收集到的數(shù)據(jù)做優(yōu)化:即去掉無效的，加入有可能受影響的，交給檢查模塊做邏輯檢查。
[0010]0標(biāo)記出錯誤Marker的設(shè)計(jì)思路:檢查出數(shù)據(jù)錯誤后，會伴隨錯誤的圖形生成一個標(biāo)記。如果沒有錯誤，要把上次可能已經(jīng)生成的錯誤標(biāo)記去掉，表明錯誤已經(jīng)伴隨本次編輯消失。
[0011]0配置錯誤嚴(yán)重程度的設(shè)計(jì)思路:不同客戶對于多種錯誤的關(guān)注度不一樣，所以需要能夠配置。例如，有些客戶對于原理圖器件重疊并不關(guān)心，但是我們每次在重疊時都生成Marker，這樣會造成觀察不變，客戶可以通過配置，忽略這類實(shí)時檢查。
【附圖說明】
[0012]圖1創(chuàng)建MOS管并生成Marker提示懸空圖2連接VDD和GND后，相應(yīng)端口 Marker消失圖3連接不成功時,在線端生成的Marker
圖4完成MOS管連線并創(chuàng)建PIN，觀察Marker變化圖5全部完成連線，Marker消失圖6可配置實(shí)時檢查的條目具體實(shí)施步驟:
實(shí)施檢查需要結(jié)合每個編輯命令共同工作，現(xiàn)結(jié)合一個操作流程(畫一個反相器)做演示說明，步驟如下:
I)創(chuàng)建兩個MOS管，我們看到，MOS管有四個端口，目前這四個端口都沒有連線，是懸空的。我們看到懸空的端口都生成了 Marker (圖中黑色方框包裹在連接點(diǎn)周圍)，提示還沒有任何連接。可以通過調(diào)用Find Marker命令查看具體錯誤消息。如圖1。
[0013]2)在NMOS管的D端口創(chuàng)建一個VDD，實(shí)時檢查發(fā)現(xiàn)D端口已經(jīng)不在懸空，Marker消失。在PMOS的S端口接GND，同樣Marker消失。如圖2。
[0014]3)嘗試連接NMOS和PM0S，這里故意做一個失誤:沒有連接上?？梢钥吹皆谛枰B接的兩個端口上的Marker沒有消失,而且在連接線上出現(xiàn)一個Marker,提示連接線還懸空。如圖3。注意這中間沒有調(diào)用任何檢查命令，都是在編輯原理圖的過程中自動化檢查的。
[0015]4)把MOS管連線完成，所有MOS管上的提示懸空的Marker都會消失。創(chuàng)建兩個Pin,又生成了 Marker提示Pin沒有連接。如圖4。注意生成的Marker隨圖形變化而變化。
[0016]5)連接好所有線，發(fā)現(xiàn)所有提示錯誤的Marker都自動消失了。如圖5。
[0017]6)調(diào)用Check Rule命令我們可以看到，在表單中列出了多項(xiàng)實(shí)時檢查條目的配置控件，可以忽略錯誤或者設(shè)置不同錯誤等級。如圖6。
[0018]結(jié)合一個實(shí)際的創(chuàng)建反相器的例子，我們看到了實(shí)時檢查原理圖的工作過程。在繪制過程中，沒有調(diào)用任何額外的檢查命令，完全自動化的實(shí)時的做邏輯檢查，提高了效率。另一方面，在繪圖過程中，實(shí)時的Marker變化提醒繪圖者產(chǎn)生的錯誤以及錯誤的修正，幫助繪圖者非常便捷的得到每步操作的反饋。
【主權(quán)項(xiàng)】
1.一種集成電路原理圖實(shí)時檢查方法，其特征在于，在原理圖中做任何編輯操作后，都會對本次操作數(shù)據(jù)，進(jìn)行實(shí)時的邏輯檢查，如果有需要，則標(biāo)出錯誤之處。
2.根據(jù)權(quán)利要求1所述的原理圖實(shí)時檢查方法，其特征在于:不同于傳統(tǒng)的檢查方法，在做完任何一個原理圖編輯操作后，不需要額外啟動檢查命令，程序會自動調(diào)用原理圖檢查功能。
3.根據(jù)權(quán)利要求1所述的原理圖實(shí)時檢查方法，其特征在于:程序自動調(diào)用的原理圖實(shí)時檢查，可以進(jìn)行全圖的檢查，也可以自動判斷并調(diào)整當(dāng)前操作有可能會影響到的數(shù)據(jù)范圍，后者效率更高。
4.根據(jù)權(quán)利要求1所述的原理圖實(shí)時檢查方法，其特征在于:自動調(diào)用的原理圖實(shí)時檢查，可以自動判斷并調(diào)整當(dāng)前操作有可能會影響到的數(shù)據(jù):第一，把沒有被編輯到，但是可能受到本次編輯影響的數(shù)據(jù)加入到檢查的集合；第二，把已經(jīng)編輯到，但是能確定對檢查沒有影響的和邏輯上有重復(fù)的數(shù)據(jù)排除在檢查集合之外；最終，把調(diào)整后的數(shù)據(jù)集合作為實(shí)時檢查的對象，以提高效率。
5.根據(jù)權(quán)利要求1所述的原理圖實(shí)時檢查方法，其特征在于:自動檢查出問題后，會根據(jù)錯誤的嚴(yán)重程度，用不同顏色的矩形標(biāo)記在原理圖中，以便于用戶定位該問題。
6.根據(jù)權(quán)利要求1所述的原理圖實(shí)時檢查方法，其特征在于:自動檢查出的錯誤的嚴(yán)重程度，用戶可以自行配置。
【專利摘要】本發(fā)明公開一種集成電路原理圖實(shí)時檢查方法。不同于傳統(tǒng)的檢查方法，在原理圖中做完編輯操作后，不需要額外啟動檢查命令，程序會自動調(diào)用原理圖檢查功能。同時程序會自動判斷當(dāng)前操作有可能會影響到哪些數(shù)據(jù)，進(jìn)而對該部分?jǐn)?shù)據(jù)進(jìn)行實(shí)時的邏輯檢查。如果自動檢查查出問題，會根據(jù)用戶對錯誤嚴(yán)重程度的配置，用不同顏色的矩形標(biāo)記出錯誤的位置，以便于用戶定位該問題。啟動連線的命令，進(jìn)行連線，用戶誤操作造成沒有連接上，立刻實(shí)時顯示連接線的端點(diǎn)和MOS管端點(diǎn)有懸空錯誤，用黑色的矩形框標(biāo)出。
【IPC分類】G06F17-50
【公開號】CN104731988
【申請?zhí)枴緾N201310696004
【發(fā)明人】王玥, 李起宏, 洪姬鈴
【申請人】北京華大九天軟件有限公司
【公開日】2015年6月24日
【申請日】2013年12月18日