一種mosfet的建模方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MOSFET的建模領(lǐng)域，特別是涉及一種MOSFET的建模方法。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的發(fā)展和越來越廣泛的應(yīng)用，集成電路設(shè)計(jì)時(shí)必須考慮其高可靠性、高性能、低成本的要求，人們對IC CAD軟件統(tǒng)計(jì)容差分析、優(yōu)化設(shè)計(jì)、成品率、成本分析及可靠性預(yù)測的功能和精度要求也越來越高。而在IC CAD軟件中，MOSFET的器件模型是將IC設(shè)計(jì)和IC產(chǎn)品功能與性能聯(lián)系起來的關(guān)鍵紐帶。伴隨著集成器件尺寸越來越小，集成規(guī)模越來越大，集成電路工序越來越復(fù)雜，對器件模型的精度要求也越來越高。當(dāng)今一個精確的MOSFET模型無疑已成為IC CAD設(shè)計(jì)者首要解決的問題，一直也是國際上研宄的重點(diǎn)和熱點(diǎn)。目前業(yè)界主流的MOSFET器件模型為BSM模型。
[0003]DC模型中，一般很少考慮源漏電阻的擬合，例如在BSM中，DC模型的擬合主要擬合IV特性以及CV特性，一般DC模型不會在源漏兩端添加寄生電阻，而源漏電阻對于高頻信號來講，是不可見的。源漏電阻對于MOSFET的射頻微波特性及噪聲特性具有重要影響，在建立射頻模型時(shí)，必須進(jìn)行源漏寄生電阻的參數(shù)提取與建模，提高S參數(shù)的擬合精度。然而在源漏兩端添加源漏寄生電阻，會改變器件的IV特性，因此本專利提出的建模思想，首先進(jìn)行源漏寄生電阻的參數(shù)提取與確定，再進(jìn)行IV擬合及S參數(shù)擬合，使得DC模型與RF模型的建立可以很好地結(jié)合起來，降低了建模難度，有利于提高模型精度。

【發(fā)明內(nèi)容】

[0004]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種MOSFET的建模方法，用于解決現(xiàn)有技術(shù)中射頻模型中源漏兩端無寄生電阻導(dǎo)致S參數(shù)擬合精度低的問題。
[0005]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種MOSFET的建模方法，所述建模方法至少包括以下步驟:
[0006]I)獲得模型的源漏寄生電阻；
[0007]2)將獲得的模型的源漏寄生電阻掛到DC模型上，進(jìn)行IV/CV特性擬合，
[0008]3)當(dāng)IV/CV特性擬合精度滿足要求時(shí)，進(jìn)行S參數(shù)的擬合，直至S參數(shù)的擬合滿足精度要求，建立RF模型，生成模型卡。
[0009]作為本發(fā)明MOSFET的建模方法的一種優(yōu)化的方案，步驟I)中獲得模型的源漏寄生電阻的方法至少包括步驟:
[0010]1-1)選擇兩個柵寬相同、柵長不同的晶體管，并在強(qiáng)反型時(shí)，測試兩個晶體管的源漏電阻Rdsjp Rds2，其中
[0011]Rds1= Rch 丨+Rse+Rde ; (a)
[0012]Rds2= Rch 2+Rse+Rde ； (b)
[0013]Rch產(chǎn) KL1; (c)
[0014]Rch產(chǎn) KL2; (d)
[0015]Rchl和Rch2為溝道電阻、Rse為源極和溝道間的寄生電阻、Rde漏極和溝道間的寄生電阻、K為系數(shù)、LI和L2為溝道長度。
[0016]1-2)由(a)、(b)、(c)、(d)四個方程式可估算出晶體管源漏寄生電阻
[0017]Rse+Rde ^ (L2^Rds1-L15IiRds2)/ (L2-L1;)
[0018]1-3)建立RF模型子電路，在子電路中的源漏兩端分別接模型的源漏寄生電阻rse、rde，rse和r de的初值分別設(shè)置為(Rse+Rde) /2，再進(jìn)行O偏置S參數(shù)的擬合，當(dāng)擬合到達(dá)精度時(shí)，應(yīng)當(dāng)保證模型的源漏寄生電阻rse+rde的準(zhǔn)確值和估算的晶體管源漏寄生電阻Rse+Rde的值在同一個量級。
[0019]作為本發(fā)明MOSFET的建模方法的一種優(yōu)化的方案，所述步驟2)中DC模型采用BSM模型，將該模型中的Rds模型關(guān)閉，此時(shí)，模型自帶的本征源漏電阻對S參數(shù)沒有影響。
[0020]作為本發(fā)明MOSFET的建模方法的一種優(yōu)化的方案，所述步驟2)中DC模型的IV/CV特性擬合精度在3%以內(nèi)。
[0021]作為本發(fā)明MOSFET的建模方法的一種優(yōu)化的方案，所述步驟2)中RF模型的S參數(shù)擬合精度在5%以內(nèi)。
[0022]如上所述，本發(fā)明的MOSFET的建模方法，包括步驟:首先，獲得模型的源漏寄生電阻；然后，將獲得的模型的源漏寄生電阻掛到DC模型上，進(jìn)行IV/CV特性擬合；最后，當(dāng)IV/CV特性擬合精度滿足要求時(shí)，進(jìn)行S參數(shù)的擬合，直至S參數(shù)的擬合滿足精度要求，建立RF模型，生成模型卡。本發(fā)明通過將源漏寄生電阻加入DC模型和射頻模型中，可以提高射頻模型的建模精度，并且本發(fā)明將DC模型和射頻模型相結(jié)合，減少射頻模型建模的工作周期。
【附圖說明】
[0023]圖1為本發(fā)明的MOSFET的建模方法流程示意圖。
[0024]圖2為本發(fā)明用于估算源漏寄生電阻的MOSFET結(jié)構(gòu)示意圖。
[0025]圖3為本發(fā)明用于估算源漏寄生電阻的RF子電路結(jié)構(gòu)示意圖。
[0026]元件標(biāo)號說明
[0027]SI 步驟 I
[0028]S2 步驟 2
[0029]S3 步驟 3
[0030]101 柵極
[0031]102 源極
[0032]103 漏極
[0033]104 溝道
【具體實(shí)施方式】
[0034]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0035]請參閱附圖。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0036]本發(fā)明提供一種MOSFET的建模方法，如圖1所示方法流程圖，所述建模方法至少包括以下幾個步驟:
[0037]首先執(zhí)行步驟SI，獲得模型的源漏寄生電阻。
[0038]具體地，首先選擇兩個柵寬相同、柵長不同的晶體管，并在強(qiáng)反型時(shí)，測試兩個晶體管的源漏電阻RdsjP Rds2，通過測量漏極電壓Vd和漏極電流Id，利用歐姆定律源漏電阻Rds = Vd/Id，分別獲得兩個晶體管的源漏電阻RdsjP Rds2,即源漏電阻RdsjP Rds2為已知值。
[0039]如圖2所示為MOSFE