組的該些暫存實(shí)體抹除單元之中取自該暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元關(guān)聯(lián)回該暫駐存儲(chǔ)區(qū)，并且該存儲(chǔ)器管理電路也將作為該第一暫存實(shí)體抹除單元組的該些暫存實(shí)體抹除單元之中取自該閑置區(qū)的實(shí)體抹除單元關(guān)聯(lián)回該閑置區(qū)。
[0026]本發(fā)明的一范例實(shí)施例提供一種存儲(chǔ)器儲(chǔ)存裝置，其包括:用以電性連接至主機(jī)系統(tǒng)的連接接口單元、可復(fù)寫式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制電路單元?？蓮?fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)實(shí)體抹除單元。存儲(chǔ)器控制電路單元電性連接至連接接口單元與可復(fù)寫式非易失性存儲(chǔ)器模塊，并且用以將這些實(shí)體抹除單元至少分組為閑置區(qū)與暫駐存儲(chǔ)區(qū)。存儲(chǔ)器控制電路單元還用以從主機(jī)系統(tǒng)中接收第一數(shù)據(jù)，其中主機(jī)系統(tǒng)指示將第一數(shù)據(jù)儲(chǔ)存至第一邏輯單元的多個(gè)邏輯子單元中。此外，存儲(chǔ)器控制電路單元還用以根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)，從暫駐存儲(chǔ)區(qū)、或閑置區(qū)、或者暫駐存儲(chǔ)區(qū)及閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的多個(gè)暫存實(shí)體抹除單元。另外，存儲(chǔ)器控制電路單元還使用單頁模式將第一數(shù)據(jù)寫入至第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元。再者，存儲(chǔ)器控制電路單元還用以從閑置區(qū)中的這些實(shí)體抹除單元中提取第一實(shí)體抹除單元，從第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元中將第一數(shù)據(jù)合并至第一實(shí)體抹除單元中并且將第一邏輯單元映射至第一實(shí)體抹除單元，其中這些第一數(shù)據(jù)會(huì)被寫入至第一實(shí)體抹除單元的每個(gè)實(shí)體程序化單元組的下實(shí)體程序化單元與上實(shí)體程序化單元中并且第一實(shí)體抹除單元的每個(gè)實(shí)體程序化單元組的下實(shí)體程序化單元與上實(shí)體程序化單元會(huì)同時(shí)被程序化。
[0027]在本發(fā)明的一范例實(shí)施例中，在根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)，從暫駐存儲(chǔ)區(qū)、或閑置區(qū)、或者暫駐存儲(chǔ)區(qū)及閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的運(yùn)作中，存儲(chǔ)器控制電路單元還用以判斷暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)是否大于第二預(yù)設(shè)門檻值，其中倘若暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)大于第二預(yù)設(shè)門檻值時(shí)，存儲(chǔ)器控制電路單元僅從閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元。
[0028]在本發(fā)明的一范例實(shí)施例中，在根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)，從暫駐存儲(chǔ)區(qū)、或閑置區(qū)、或者暫駐存儲(chǔ)區(qū)及閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的運(yùn)作中，倘若暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)介于第一預(yù)設(shè)門檻值與第二預(yù)設(shè)門檻值之間時(shí)，存儲(chǔ)器控制電路單元從暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元之中提取至少一個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的一部分且從閑置區(qū)的實(shí)體抹除單元之中提取至少一個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的另一部分。
[0029]在本發(fā)明的一范例實(shí)施例中，上述存儲(chǔ)器控制電路單元還用以根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)計(jì)算暫駐存儲(chǔ)區(qū)提取比率，并且設(shè)定隨機(jī)亂數(shù)模塊，其中隨機(jī)亂數(shù)模塊是由多個(gè)第一數(shù)值與多個(gè)第二數(shù)值所組成并且這些第一數(shù)值的數(shù)目與這些第二數(shù)值的數(shù)目的比率相同于暫駐存儲(chǔ)區(qū)提取比率。并且，在根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)，從暫駐存儲(chǔ)區(qū)、或閑置區(qū)、或者暫駐存儲(chǔ)區(qū)及閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的運(yùn)作中，存儲(chǔ)器控制電路單元從隨機(jī)亂數(shù)模塊中的這些第一數(shù)值與這些第二數(shù)值之中隨機(jī)取得數(shù)值，并且判斷數(shù)值是否屬于這些第一數(shù)值的其中之一，其中倘若數(shù)值屬于這些第一數(shù)值的其中之一時(shí)，存儲(chǔ)器控制電路單元從暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元之中提取實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的其中之一，其中倘若數(shù)值不屬于這些第一數(shù)值的其中之一時(shí)，存儲(chǔ)器控制電路單元從閑置區(qū)的實(shí)體抹除單元之中提取實(shí)體抹除單元作為對(duì)應(yīng)第一邏輯單元的第一暫存實(shí)體抹除單元組的這些暫存實(shí)體抹除單元的其中之另一。
[0030]在本發(fā)明的一范例實(shí)施例中，在第一數(shù)據(jù)復(fù)制至第一實(shí)體抹除單元之后，上述存儲(chǔ)器控制電路單元還將作為該第一暫存實(shí)體抹除單元組的該些暫存實(shí)體抹除單元之中取自該暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元關(guān)聯(lián)回該暫駐存儲(chǔ)區(qū)并且該存儲(chǔ)器控制電路單元也將作為該第一暫存實(shí)體抹除單元組的該些暫存實(shí)體抹除單元之中取自該閑置區(qū)的實(shí)體抹除單元關(guān)聯(lián)回該閑置區(qū)。
[0031]基于上述，本發(fā)明的數(shù)據(jù)寫入方法、存儲(chǔ)器控制電路單元及存儲(chǔ)器儲(chǔ)存裝置可以根據(jù)暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元的平均抹除次數(shù)，動(dòng)態(tài)地從暫駐存儲(chǔ)區(qū)、或閑置區(qū)、或者暫駐存儲(chǔ)區(qū)及閑置區(qū)的實(shí)體抹除單元之中提取多個(gè)實(shí)體抹除單元作為對(duì)應(yīng)一邏輯單元的暫存實(shí)體抹除單元組的多個(gè)暫存實(shí)體抹除單元，如此一來可以避免暫駐存儲(chǔ)區(qū)的實(shí)體抹除單元因?yàn)槭褂么螖?shù)過大所導(dǎo)致儲(chǔ)存其中的數(shù)據(jù)錯(cuò)誤，從而增進(jìn)可儲(chǔ)存多個(gè)比特的快閃存儲(chǔ)器的可靠度與效能。
[0032]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。
【附圖說明】
[0033]圖1A是根據(jù)本發(fā)明范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖；
[0034]圖1B是根據(jù)本發(fā)明范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器儲(chǔ)存裝置的不意圖；
[0035]圖1C是根據(jù)本發(fā)明范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖；
[0036]圖2是示出圖1A所示的存儲(chǔ)器儲(chǔ)存裝置的概要方塊圖；
[0037]圖3A與圖3B是根據(jù)本范例時(shí)實(shí)施例所示出的存儲(chǔ)單元儲(chǔ)存架構(gòu)與實(shí)體抹除單元的范例示意圖；
[0038]圖4是根據(jù)一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖；
[0039]圖5與圖6是根據(jù)一范例實(shí)施例所示出的管理實(shí)體抹除單元的范例示意圖；
[0040]圖7是根據(jù)一范例所示出的數(shù)據(jù)暫存的示意圖；
[0041]圖8是根據(jù)一范例所示出的數(shù)據(jù)合并程序的示意圖；
[0042]圖9A為根據(jù)第一范例所示出的數(shù)據(jù)暫存的范例示意圖；
[0043]圖9B為根據(jù)第一范例所示出的數(shù)據(jù)合并的范例示意圖；
[0044]圖9C為根據(jù)第一范例所示出的數(shù)據(jù)暫存的另一范例示意圖；
[0045]圖9D為根據(jù)第一范例所示出的數(shù)據(jù)合并的另一范例示意圖；
[0046]圖9E為根據(jù)第一范例所示出的數(shù)據(jù)暫存的另一范例示意圖；
[0047]圖9F為根據(jù)第一范例所示出的數(shù)據(jù)合并的另一范例示意圖；
[0048]圖9G為根據(jù)第一范例所示出的數(shù)據(jù)暫存的另一范例示意圖；
[0049]圖9H為根據(jù)第一范例所示出的數(shù)據(jù)合并的另一范例示意圖；
[0050]圖10為根據(jù)第二范例所示出的隨機(jī)亂數(shù)模塊的范例示意圖；
[0051]圖11為根據(jù)本發(fā)明的一范例實(shí)施例所示出的寫入數(shù)據(jù)的流程圖；
[0052]圖12為根據(jù)本發(fā)明的另一范例實(shí)施例所示出的寫入數(shù)據(jù)的流程圖。
[0053]附圖標(biāo)記說明:
[0054]1000:主機(jī)系統(tǒng)；
[0055]1100:電腦；
[0056]1102:微處理器；
[0057]1104:隨機(jī)存取存儲(chǔ)器；
[0058]1106:輸入/輸出裝置；
[0059]1108:系統(tǒng)總線；
[0060]1110:數(shù)據(jù)傳輸接口；
[0061]1202:鼠標(biāo)；
[0062]1204:鍵盤；
[0063]1206:顯示器；
[0064]1208:打印機(jī)；
[0065]1212:移動(dòng)硬盤；
[0066]1214:記憶卡；
[0067]1216:固態(tài)硬盤；
[0068]1310:數(shù)字相機(jī)；
[0069]1312:SD 卡；
[0070]1314:MMC 卡；
[0071]1316:記憶棒；
[0072]1318:CF 卡；
[0073]1320:嵌入式儲(chǔ)存裝置；
[0074]100:存儲(chǔ)器儲(chǔ)存裝置；
[0075]102:連接接口單元；
[0076]104:存儲(chǔ)器控制電路單元；
[0077]106:可復(fù)寫式非易失性存儲(chǔ)器模塊；
[0078]302:存儲(chǔ)器管理電路；
[0079]304:主機(jī)接口；
[0080]306:存儲(chǔ)器接口；
[0081]308:緩沖存儲(chǔ)器；
[0082]310:電源管理電路；
[0083]312:錯(cuò)誤檢查與校正電路；
[0084]502:數(shù)據(jù)區(qū)；
[0085]504:閑置區(qū)；
[0086]506:暫駐存儲(chǔ)區(qū)；
[0087]508:取代區(qū)；
[0088]510(0)?510 (N):實(shí)體抹除單元；
[0089]510 (S+1):取自暫駐存儲(chǔ)區(qū)作為第一暫存實(shí)體抹除單元組的第一暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0090]510 (S+2):取自暫駐存儲(chǔ)區(qū)作為第一暫存實(shí)體抹除單元組的第二暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0091]510 (S+3):取自暫駐存儲(chǔ)區(qū)作為第一暫存實(shí)體抹除單元組的第三暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0092]510 (F+4):取自閑置區(qū)作為第一暫存實(shí)體抹除單元組的第一暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0093]510 (F+2):取自閑置區(qū)作為第一暫存實(shí)體抹除單元組的第二暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0094]510 (F+3):取自閑置區(qū)作為第一暫存實(shí)體抹除單元組的第三暫存實(shí)體抹除單元的實(shí)體抹除單元；
[0095]510 (F+l):第一實(shí)體抹除單元；
[0096]530:隨機(jī)亂數(shù)模塊；
[0097]532:第一數(shù)值；
[0098]534:第二數(shù)值；
[0099]LBA(O):第一邏輯單元；
[0100]S1101、S1103、S1105、S1107、S1109、Sllll、S1113:寫入數(shù)據(jù)的步驟；
[0101]S1201、S1203、S1205、S1207:寫入數(shù)據(jù)的步驟。
【具體實(shí)施方式】
[0102]圖1A是根據(jù)本發(fā)明范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖。
[0103]請(qǐng)參照?qǐng)D1A,主機(jī)系統(tǒng)1000 —般包括電腦1100與輸入/輸出(input/output,簡(jiǎn)稱I/O)裝置1106。電腦1100包括微處理器1102、隨機(jī)存取存儲(chǔ)器(random access memory,簡(jiǎn)稱RAM) 1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口 1110。輸入/輸出裝置1106包括如圖1B的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1208。必須了解的是，圖1B是根據(jù)本發(fā)明范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器儲(chǔ)存裝置的示意圖。圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106還可包括其他裝置。
[0104]在本發(fā)明實(shí)施例中，存儲(chǔ)器儲(chǔ)存裝置100是通過數(shù)據(jù)傳輸接口 1110與主機(jī)系統(tǒng)1000的其他元件電性連接。通過微處理器1102、隨機(jī)存取存儲(chǔ)器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫入至存儲(chǔ)器儲(chǔ)存裝置100或從存儲(chǔ)器儲(chǔ)存裝置100中讀取數(shù)據(jù)。例如，存儲(chǔ)器儲(chǔ)存裝置100可以是如圖1B所示的移動(dòng)硬盤1212、記憶卡1214或固態(tài)硬盤(Solid State Drive，簡(jiǎn)稱SSD) 1216等的可復(fù)寫式非易失性存儲(chǔ)器儲(chǔ)存裝置。
[0105]一般而言，主機(jī)系統(tǒng)1000為可實(shí)質(zhì)地與存儲(chǔ)器儲(chǔ)存裝置100配合以儲(chǔ)存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以電腦系統(tǒng)來做說明，然而，在本發(fā)明另一范例實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)字相機(jī)、攝像機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，圖1C是根據(jù)本發(fā)明范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖。在主機(jī)系統(tǒng)為圖1C中的數(shù)字相機(jī)(攝像機(jī))1310時(shí)，可復(fù)寫式非易失性存儲(chǔ)器儲(chǔ)存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲(chǔ)存裝置1320(如圖1C所示)。嵌入式儲(chǔ)存裝置1320包括嵌入式多媒體卡(EmbeddedMMC,簡(jiǎn)稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基板上。
[0106]圖2是示出圖1A所示的存儲(chǔ)器儲(chǔ)存裝置的概要方塊圖。
[0107]請(qǐng)參照?qǐng)D2，存儲(chǔ)器儲(chǔ)存裝置100包括連接接口單元102、存儲(chǔ)器控制電路單元104與可復(fù)寫式非易失性存儲(chǔ)器模塊106。
[0108]在本范例實(shí)施例中，連接接口單元102是相容于安全數(shù)字(Secure Digital,簡(jiǎn)稱SD)接口標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元102也可以是符合并行先進(jìn)附件(Parallel Advanced Technology Attachment,簡(jiǎn)稱 PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(Institute of Electrical and Electronic Engineers,簡(jiǎn)稱 IEEE) 1394標(biāo)準(zhǔn)、高速周邊零件連接接口(Peripheral Component Interconnect Express,簡(jiǎn)稱 PCIExpress)標(biāo)準(zhǔn)、通用串行總線(Universal Serial Bus,簡(jiǎn)稱USB)標(biāo)準(zhǔn)、超高速一代(UltraHigh Speed-1，簡(jiǎn)稱 UHS-1)接口標(biāo)準(zhǔn)、超高速二代(Ultra High Speed-1I，簡(jiǎn)稱 UHS-1I)接口標(biāo)準(zhǔn)、串行先進(jìn)附件(Serial Advanced Technology Attachment,簡(jiǎn)稱 SATA)標(biāo)準(zhǔn)、記憶棒(Memory Stick,簡(jiǎn)稱MS)接口標(biāo)準(zhǔn)、多媒體儲(chǔ)存卡(Multi Media Card,簡(jiǎn)稱MMC)接口標(biāo)準(zhǔn)、小型快閃(Compact Flash,簡(jiǎn)稱CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(IntegratedDevice Electronics,簡(jiǎn)稱IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。在本范例實(shí)施例中，連接接口單元102可與存儲(chǔ)器控制電路單元104封裝在一個(gè)芯片中，或布設(shè)于一包含存儲(chǔ)器控制電路單元104的芯片外。
[0109]存儲(chǔ)器控制電路單元104用以執(zhí)行以硬件形式或固件形式實(shí)作的多個(gè)邏輯閘或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲(chǔ)器模塊106中進(jìn)行數(shù)據(jù)的寫入、讀取、抹除與合并等運(yùn)作。
[0110]可復(fù)寫式非易失性存儲(chǔ)器模塊106是電性連接至存儲(chǔ)器控制電路單元104，并且用以儲(chǔ)存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲(chǔ)器模塊106具有實(shí)體抹除單元510(0)?510 (N)。例如，實(shí)體抹除單元510(0)?510 (N)可屬于同一個(gè)存儲(chǔ)器晶粒(die)或者屬于不同的存儲(chǔ)器晶粒。每一實(shí)體抹除單元分別具有復(fù)數(shù)個(gè)實(shí)體程序化單元，例如本發(fā)明的范例實(shí)施例中，每一個(gè)實(shí)體抹除單元包含258個(gè)實(shí)體程序化單元，而其中屬于同一個(gè)實(shí)體抹除單元的實(shí)體程序化單元可被獨(dú)立地寫入且被同時(shí)地抹除。然而，必須了解的是，本發(fā)明不限于此，每一實(shí)體抹除單元是可由64個(gè)實(shí)體程序化單元、256個(gè)實(shí)體程序化單元或其他任意個(gè)實(shí)體程序化單元所組成。
[0111]更詳細(xì)來說，實(shí)體抹除單元為抹除的最小單位。也即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的存儲(chǔ)單元。實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。每一實(shí)體程序化單元通常包括數(shù)據(jù)