基于緩沖器充滿度而向高速緩存進行預取的制作方法
【專利說明】基于緩沖器充滿度而向高速緩存進行預取
[0001]背景發(fā)明領(lǐng)域
[0002]本公開一般涉及處理器，并且更具體來說，涉及處理器上的預取。
[0003]現(xiàn)有技術(shù)描述
[0004]處理器架構(gòu)通常采用存儲器層次結(jié)構(gòu)，在存儲器層次結(jié)構(gòu)的最低級別上具有外部存儲器，并且在存儲器層次結(jié)構(gòu)的每個更高級別上具有高速緩存。處理器架構(gòu)進一步采用從存儲器層次結(jié)構(gòu)中的最高級別高速緩存請求數(shù)據(jù)(指令或操作數(shù)數(shù)據(jù))的處理器核心。響應(yīng)于確定與存取請求相回應(yīng)的信息并未存儲在存儲器層次結(jié)構(gòu)中的特定高速緩存上，所述高速緩存將發(fā)出針對來自層次結(jié)構(gòu)中下一個更低級別上的高速緩存的信息的存取請求。一些處理器架構(gòu)采用非阻塞高速緩存，據(jù)此，所述高速緩存能夠在對朝向存儲器層次結(jié)構(gòu)中的更低級別的未決存取請求的滿足進行等待的同時，服務(wù)存取請求。此類架構(gòu)可使用未命中地址緩沖器(MAB)來存儲用于每個未決存取請求的地址和其它信息。存儲器層次結(jié)構(gòu)中的每個高速緩存分配有MAB時隙，以使得分配至高速緩存的時隙數(shù)目決定針對高速緩存的未決存取請求的最大允許數(shù)目。
[0005]存取請求可為至少兩種類型:需求請求，其表示來自處理器核心的、針對已知被處理器需要的指令或數(shù)據(jù)的請求，以及預取請求，所述預取請求投機性地請求期望與被預測在稍后點處執(zhí)行的指令或數(shù)據(jù)參考相回應(yīng)的指令或數(shù)據(jù)。通常給予需求請求較高優(yōu)先級而便于保留MAB上的存儲位置。由于在MAB上缺乏可用存儲位置，這個優(yōu)先化會對預取產(chǎn)生負面影響，從而降低處理器效率。
[0006]附圖簡述
[0007]通過參考附圖，可更好地理解本公開，并且它的許多特征和優(yōu)點對本領(lǐng)域技術(shù)人員來說變得顯而易見。
[0008]圖1為根據(jù)一些實施方案的電子裝置的方框圖。
[0009]圖2為根據(jù)一些實施方案的、在圖1的電子裝置的處理器上所使用的預取請求信息的方框圖。
[0010]圖3為時間線圖，其示出根據(jù)一些實施方案的、在圖1的處理器的存儲器層次結(jié)構(gòu)上進行的預取請求傳輸。
[0011]圖4為根據(jù)一些實施方案的、基于MAB充滿度而在圖1的處理器的存儲器層次結(jié)構(gòu)上傳輸預取請求的方法的流程圖。
[0012]圖5為根據(jù)一些實施方案的、基于預取信任級別而在圖1的處理器的存儲器層次結(jié)構(gòu)上傳輸預取請求的方法的流程圖。
[0013]圖6為流程圖，其示出根據(jù)一些實施方案的、用以設(shè)計和制造實施處理器部件的至少一部分的集成電路裝置的方法。
[0014]在不同圖示中相同參考符號的使用指示類似或相同的物件。
[0015]詳細描述
[0016]圖1至圖6示出用以提升處理效率的技術(shù)，所述技術(shù)通過基于未命中地址緩沖器(MAB)或基于預取請求的信任級別，將預取請求從其目標高速緩存?zhèn)鬏斨链鎯ζ鲗哟谓Y(jié)構(gòu)中的另一高速緩存來提升處理效率。處理器保持MAB，以使得MAB上的每個時隙可存儲與針對存儲器層次結(jié)構(gòu)中的高速緩存的未決存取請求相關(guān)的信息。存儲器層次結(jié)構(gòu)中的每個高速緩存在MAB上分配有一組時隙。響應(yīng)于在接收對高速緩存的預取請求時，確定分配至高速緩存的所述組時隙的充滿度高于閾值，處理器將預取請求傳輸至存儲器層次結(jié)構(gòu)中的下一個更低級別高速緩存。作為響應(yīng)，被存取請求鎖定為目標的數(shù)據(jù)會預取至存儲器層次結(jié)構(gòu)中的更低級別高速緩存，并且因此在后續(xù)需求請求的事件中可用以提供給高速緩存。另夕卜，處理器可基于預取請求的信任級別而將預取請求傳輸至更低級別的高速緩存。這確保與低信任級別關(guān)聯(lián)的預取請求不會消耗MAB上更高級別高速緩存的時隙，所述時隙將用于具有更高信任度的需求請求或預取請求。
[0017]圖1示出根據(jù)一些實施方案的、具有處理器102和存儲器150的電子裝置100。電子裝置100可為采用處理器的任何裝置，包括個人計算機、服務(wù)器、便攜式電子裝置(如手機)、自動裝置、游戲控制臺以及類似裝置。處理器102—般被配置成執(zhí)行布置為計算機程序并且存儲在存儲器150上的多組指令。所述多組指令操縱處理器102，以便執(zhí)行與計算機程序關(guān)聯(lián)的任務(wù)。
[0018]處理器102包括執(zhí)行所述多組指令的處理器核心110。在一些實施方案中，處理器核心110實施具有多個級的指令流水線，據(jù)此每個級執(zhí)行作為指令執(zhí)行的一部分的特定操作。例如，指令流水線可包括:獲取級，用以按照程序順序來獲取下一指令；解碼級，用以將所獲取的指令解碼成微操作集；分派級，用以分派微操作而加以執(zhí)行；具有多個執(zhí)行單元的執(zhí)行級，用以執(zhí)行所分派的微操作；以及引退級，用以管理指令的引退。
[0019]處理器102也包括一組N個高速緩存，其中N為整數(shù)。在所示出的實施例中，N個高速緩存包括高速緩存104、高速緩存105以及額外高速緩存至第N個高速緩存106。出于論述目的，假定高速緩存104至106存儲由處理器102在指令執(zhí)行期間所操縱的數(shù)據(jù)。處理器102也可包括布置在層次結(jié)構(gòu)中另一組高速緩存，其存儲將要由處理器核心110執(zhí)行的指令。在一些實施方案中，高速緩存104至106中的一個或多個高速緩存可存儲指令和數(shù)據(jù)。盡管將在假定高速緩存104至106存儲數(shù)據(jù)的條件下來描述參照圖1所述的技術(shù)，但是應(yīng)理解，所述技術(shù)也適用于存儲指令的高速緩存。
[0020]高速緩存104至106和存儲器150 —起形成用于電子裝置100的存儲器層次結(jié)構(gòu)145。存儲器150位于存儲器層次結(jié)構(gòu)145的最低級別上，并且高速緩存104至106各自位于存儲器層次結(jié)構(gòu)145的不同對應(yīng)級別上。因此，在圖1的所示實施例中，高速緩存104位于層次結(jié)構(gòu)的最高級別上，所以被稱為Ll( “一級”)高速緩存104。高速緩存105位于存儲器層次結(jié)構(gòu)145中的下一更高級別上，并且被稱為L2( “二級”)高速緩存105。處理器102的其它高速緩存位于存儲器層次結(jié)構(gòu)145的其它級別上，其中高速緩存106處于第N個級別上并且稱為LN高速緩存106。在一些實施方案中，存儲器層次結(jié)構(gòu)145的每個相繼更高的級別相繼更小(具有更小的容量來存儲數(shù)據(jù))。從而，例如，LI高速緩存104容量小于L2高速緩存105的容量。然而，如下文進一步描述的，處理器102通常經(jīng)由LI高速緩存104存儲數(shù)據(jù)以及從存儲器層次結(jié)構(gòu)145檢索數(shù)據(jù)，并且不會直接存儲數(shù)據(jù)或從存儲器層次結(jié)構(gòu)145的其它級別檢索數(shù)據(jù)。因此，通過使數(shù)據(jù)穿過存儲器層次結(jié)構(gòu)145的每個級別直到其到達LI高速緩存104，將位于存儲器層次結(jié)構(gòu)145的更低級別上的數(shù)據(jù)提供給處理器102。在存儲器層次結(jié)構(gòu)145中數(shù)據(jù)所穿過的每個級別，響應(yīng)于來自處理器102的存取請求而引入額外延時。因此，處理器102請求的數(shù)據(jù)在存儲器層次結(jié)構(gòu)145中所位于的級別越高，數(shù)據(jù)的處理效率便越高(并且處理器102接收數(shù)據(jù)的延時便越低)。
[0021]高速緩存104至106中的每一個高速緩存包括控制器和存儲陣列。用于高速緩存104至106中的每個高速緩存的存儲陣列為一組被配置來存儲數(shù)據(jù)的存儲元件，如位單元。用于高速緩存104至106中的每個高速緩存的控制器被配置來管理其對應(yīng)存儲陣列上的數(shù)據(jù)存儲和檢索。在所示出的實施例中，LI高速緩存104包括控制器115和存儲陣列116，L2高速緩存105包括控制器125和存儲列陣126，并且LN高速緩存106包括控制器135和存儲陣列136。
[0022]處理器核心110包括加載/存儲單元111，以便響應(yīng)于特定指令而生成存儲器存取請求。出于說明目的，在一些實施方案中，加載/存儲單元111位于處理器核心110的指令流水線的執(zhí)行級上。指令流水線的解碼級會解碼特定指令來生成相應(yīng)操作，以便從存儲器層次結(jié)構(gòu)145檢索數(shù)據(jù)(加載操作)或者將數(shù)據(jù)存儲在存儲器層次結(jié)構(gòu)145上(存儲操作)。加載操作和存儲操作在本文中共同稱為存儲器存取請求。每個存儲器存取請求包括識別由存儲器存取請求所存取的數(shù)據(jù)的位置的存儲器地址。
[0023]響應(yīng)于存儲器存取請求，加載/存儲單元111生成對存儲器層次結(jié)構(gòu)145的請求，本文稱為需求請求。需求請求被提供給LI高速緩存104?？刂破?15分析用于需求請求的存儲器地址，并且確定存儲陣列116是否存儲與存儲器地址關(guān)聯(lián)的數(shù)據(jù)。如果確定存儲陣列116存儲所述數(shù)據(jù)，那么在需求請求用于加載操作的情況下，控制器115便會通過將與存儲器地址關(guān)聯(lián)的數(shù)據(jù)提供給加載/存儲單元111來滿足需求請求，或者在需求請求為存儲操作的情況下，控制器115便會通過將新數(shù)據(jù)存儲在對應(yīng)于存儲器地址的位置上來滿足需求請求。如果控制器115確定存儲陣列116并未存儲與存儲器地址關(guān)聯(lián)的數(shù)據(jù)，那么其便指示高速緩存未命中并且將需求請求提供給L2高速緩存105。
[0024]響應(yīng)于需求請求，控制器125分析用于需求請求的存儲器地址，并且確定存儲器陣列126是否存儲與存儲器地址關(guān)聯(lián)的數(shù)據(jù)。如果確定存儲器陣列126存儲所述數(shù)據(jù)，那么控制器125便將數(shù)據(jù)提供給LI高速緩存104，以便存儲在存儲陣列